Centre for High Performance Integrated Technologies Systems (CHiPTec) Department of Electrical Electronic Engineering The University of Adelaide, SA 5005, Australia;
机译:具有240 ps 90 nm CMOS设计实例的64位进位黑加法器的能量延迟优化
机译:采用待机开关的带开关晶体管逻辑的双阈值电压多米诺振荡器设计,可降低亚阈值漏电流
机译:FD-SOI和体CMOS技术中的高性能64位加法器的热感知设计和比较分析
机译:SUB-5.5 FO4延迟CMOS 64位Domino /阈值逻辑加法器设计
机译:32位Brent Kung加法器(CMOS逻辑)的布局设计
机译:具有实际门延迟模型的CMOS组合逻辑电路的准确动态功率估算
机译:使用混合动态CmOs /阈值逻辑方法的基于逻辑努力的64位加法器设计探索