在印刷电路板中形成高纵横比镀制通孔和高精度残段去除的方法

摘要

本发明涉及印刷电路板(PCB)，并且更具体地，涉及在印刷电路板(PCB)中形成高纵横比通孔和高精度残段去除的方法。该高精度残段去除工艺可以在去除长残段和短残段时利用。在所述方法中，利用直径不同的钻从印刷电路板的上表面和/或下表面钻出直径和深度不同的多个孔。

说明书

在35U.S.C.§119下的优先权声明

本专利申请要求2014年1月12日提交的、名称为“METHODS OF FORMING HIGHASPECT RATIO PLATED THROUGH HOLES AND HIGH PRECISION STUB REMOVAL IN APRINTED CIRCUIT BOARD”的美国临时申请No.61/930456的优先权，其受让给此受让人并因而通过引用而明确地并入本文中。

技术领域

本发明涉及印刷电路板(PCB)，并且更具体地，涉及在印刷电路板中形成高纵横比通孔(through hole)和高精度残段(stub)去除的方法。

背景技术

消费者日益需要更快速且更小型的电子产品。随着新电子应用的上市，PCB的使用增长巨大。PCB通过层压多个导电层与一个或更多个非导电层来形成。随着PCB尺寸的缩小，其电气互连的相对复杂性也随之增长。

过孔(via)结构在传统上被用于允许信号在PCB的多个层之间行进。镀制过孔结构是PCB内的镀制孔，其充当传送电信号的介质。例如，电信号可以经由PCB的一个层上的迹线、通过镀制过孔结构的导电材料行进，并接着进入PCB的不同层上的第二迹线中。

遗憾的是，由于现有技术内的局限，镀制过孔结构可能比用于执行电气连接的功能所需要的长。例如，镀制过孔结构可能完全贯穿PCB延伸，但仅连接了两个接近相邻层上的两条迹线。结果，可以形成一个或更多个残段。残段是镀制过孔结构内的不需要传输电信号的过多的导电材料。

当高速信号通过镀制过孔结构传送时，“残段效应”可使信号失真。残段效应是镀制过孔结构内的无用过剩导电材料存在的结果。残段效应在一部分信号偏离迹线连接并且进入镀制过孔结构的一个或更多个残段时出现。该部分信号可以在某一延迟之后从残段的端部起反向朝着迹线连接反射。该延迟反射可以干扰信号完整性并且例如增加信号的误码率。残段效应的退化效应可以随着残段的长度而增加。

图1A至图1E例示了在印刷电路板(PCB)中形成背钻孔的典型阶段。如图所示，PCB100包括分离五个内层105a、105b、…、105e与两个外层108a和108b的堆叠材料绝缘体层(典型为层压板和预浸材料)104a、104b、…、104f。内层105a、105b以及105e是信号层，而内层105c和105d是平面层。PCB 100具有上表面110a和相反的下表面110b。

为形成如图1E所示的镀制通孔101，穿过PCB 100钻出具有第一直径d1的第一孔102(参见图1A)。接下来，围绕第一孔102同心地并以第一孔102的预定深度钻出具有第二直径d2的第二孔103(参见图1B)。接着，利用薄的导电材料层(例如，铜)镀制第一孔102的剩余部分的壁以及第二孔103的壁(参见图1C)。

接下来，使用具有直径d3的钻112，从印刷电路板100的下表面110b开始，围绕镀制的第一孔402的剩余部分同心地穿过所述其余部分进行背钻并形成第三孔104(参见图1D)。接着，将钻112从印刷电路板110去除，印刷电路板110中现在形成有包括第一通孔107(例如，镀制的第二孔103)和背钻孔109(例如，第三孔104)的过孔101(参见图1E)。

然而，当背钻的钻头没有压力并且其抵着顶部上的迹线向上推时，结果产生不稳定，并且出现导电镀层的剥离。(参见图1D至图1F)。因此，需要一种用于在PCB中形成镀制通孔时去除残段的改进方法。

发明内容

下面呈现了一个或更多个实现的简化概要，以便提供对一些实现的基本理解。该概要不是所有设想的实现的广泛概述，而是旨在既不标识所有实现的关键或重要要素，也不描绘任何或所有实现的范围。唯一目的是，按简化形式呈现一个或更多个实现的一些概念，作为稍后呈现的更详细描述的序言。

根据一个方面，提供了一种用于在印刷电路板中形成镀制通孔的方法。该方法包括：穿过所述印刷电路板的上表面钻出具有第一直径的第一孔；穿过所述第一孔至所述印刷电路板的下表面钻出具有第二直径的第二孔，所述下表面与所述上表面相反；利用导电材料镀制所述第一孔和所述第二孔；以及穿过所述第一孔和所述第二孔钻出具有第三直径的第三孔。所述印刷电路板包括形成在其中的多个镀制通孔。

在一个示例中，所述第一孔被钻出预定深度，并且所述预定深度比所述印刷电路板的竖直距离的一半短。所述第二直径小于所述第一直径，并且所述第三直径大于所述第二直径并且小于所述第一直径。所述第三孔从所述印刷电路板的所述上表面钻至所述下表面。

在另一示例中，所述第二直径大于所述第一直径，并且所述第三直径大于所述第二直径并且小于所述第一直径。

在又一示例中，所述第二直径小于所述第一直径；所述第三孔的顶部至所述第二孔的底部保持未钻孔；并且所述第三直径大于所述第二直径。

在又一示例中，该方法还包括：通过电镀将铜添加至任何剩余导电表面。

在又一示例中，所述第二直径小于所述第一直径；所述第三孔的顶部至所述第一孔的底部保持未钻孔；并且所述第三直径大于所述第二直径。该方法还包括：通过电镀将铜添加至任何剩余导电表面。

在又一示例中，该方法还包括：将第一导电材料嵌入所述印刷电路板中。

根据另一方面，提供了一种在印刷电路板中形成镀制通孔的方法。该方法包括：从所述印刷电路板的下表面起钻出具有第一直径的第一孔；穿过所述印刷电路板的上表面至所述印刷电路板的所述第一孔钻出具有第二直径的第二孔，所述上表面与所述下表面相反；利用导电材料镀制所述第一孔和所述第二孔；以及穿过所述第一孔和所述第二孔钻出具有第三直径的第三孔。所述印刷电路板中形成有多个镀制通孔。

根据一个示例，所述第二孔被钻出预定深度；并且所述预定深度比所述PCB的竖直距离的一半短。所述第二直径大于所述第一直径；并且所述第三直径大于所述第二直径而小于所述第一直径。所述第三孔从所述印刷电路板的所述上表面至所述下表面钻出。

根据另一示例，所述第二直径大于所述第一直径；并且所述第三直径小于所述第二直径而大于所述第一直径。

根据又一示例，所述第二直径大于所述第一直径；所述第三孔的顶部至所述第二孔的底部保持未钻孔；并且所述第三直径大于所述第一直径。

根据又一示例，该方法还包括：通过电镀将铜添加至任何剩余导电表面。

根据又一示例，所述第一孔被钻出预定深度；并且所述预定深度比所述印刷电路板的竖直距离的一半短。该方法还包括：利用形成镀制通孔的导电材料镀制所述第三孔；其中，所述第二孔被钻至所述第一孔的顶部；并且所述第三直径大于所述第一直径和所述第二直径。

根据又一示例，提供了一种在包括第一表面和相反的第二表面的印刷电路板中形成镀制通孔的方法。该方法包括：将第一导电材料嵌入所述印刷电路板中；从所述印刷电路板的第一表面起到第一预定深度钻出具有第一直径的第一孔；穿过所述第一孔到第二预定深度钻出具有第二直径的第二孔，利用第二导电材料镀制所述第一孔和所述第二孔；以及穿过所述第一孔和所述第二孔钻出具有第三直径的第三孔。所述印刷电路板中形成有多个镀制通孔；并且其中，所述导电材料是铜。

根据一个示例，所述第一表面是上表面，而所述第二表面是下表面；所述第一预定深度从所述上表面起至嵌入的第一导电材料；所述第二预定深度从所述第一表面起至所述第二表面；其中，所述第二直径小于所述第一直径；并且所述第三直径大于所述第二直径而小于所述第一直径。

根据另一示例，所述第一表面是下表面，而所述第二表面是上表面；所述第一预定深度从所述下表面起穿过嵌入的第一导电材料；所述第二预定深度从所述第一表面起至所述印刷电路板的所述第一孔；并且所述第二直径小于所述第一直径；并且所述第三直径大于所述第二直径而小于所述第一直径。

根据又一示例，所述第一表面是下表面，而所述第二表面是上表面；所述第一预定深度从所述下表面起穿过嵌入的第一导电材料；所述第二预定深度从所述第一表面起至所述印刷电路板的所述第一孔；并且所述第二直径小于所述第一直径；并且所述第三直径大于所述第一直径而小于所述第二直径。

根据又一示例，所述第一表面是下表面，而所述第二表面是上表面；所述第一预定深度从所述下表面起穿过嵌入的第一导电材料；所述第二预定深度从所述印刷电路板的所述上表面起穿过嵌入的第一导电材料；所述第二直径小于所述第一直径；并且所述第三直径小于所述第二直径而大于所述第二直径。

根据又一示例，该方法包括：通过电镀将铜添加至任何剩余的导电表面。

附图说明

图1A至图1E例示了在PCB中形成背钻孔的典型阶段。

图2A1、图2A2以及图2B至图2D例示了根据一个方面的、在印刷电路板(PCB)中形成镀制通孔(或过孔)并且去除长残段的不同制造阶段。

图3A至图3G是根据一个方面的、在印刷电路板(PCB)中形成镀制通孔(或过孔)并且去除长残段的不同制造阶段的例示图。

图4A至图4D是根据一个方面的、在印刷电路板中形成镀制通孔(或过孔)并且去除长残段的不同制造阶段的例示图。

图5A至图5D例示了根据一个方面的、在印刷电路板中形成镀制通孔(或过孔)并且去除长残段的不同制造阶段。

图6例示了根据一个方面的、在层压PCB中形成镀制通孔并去除长残段的方法。

图7例示了根据一个方面的、在层压PCB中形成镀制通孔并去除长残段的方法。

图8例示了根据一个方面的、在层压PCB中形成镀制通孔并去除长残段的方法。

图9例示了根据一个方面的、在层压PCB中形成镀制通孔并去除长残段的方法。

图10A至图10G是根据一个方面的、在印刷电路板(PCB)中形成镀制通孔(或过孔)并且去除短残段的不同制造阶段的例示图。

图11A1、图11A2、图11B-1、图11B-2、图11C以及图11D是根据一个方面的、在印刷电路板(PCB)中形成镀制通孔(或过孔)并且去除短残段的不同制造阶段的例示图。

图12例示了根据一个方面的、在层压PCB中形成镀制通孔的方法。

图13例示了根据一个方面的、在层压PCB中形成镀制通孔的方法。

图14例示了根据一个方面的、在层压PCB中形成镀制通孔的方法。

图15例示了根据一个方面的、在层压PCB中形成镀制通孔的方法。

16A至图16H例示了根据一个方面的、利用不同直径的钻在PCB和具有连接内层迹线(目标层)的导电材料填充芯体内形成镀制通孔(或过孔)以形成没有残段的过孔的不同制造阶段。

图17A至图17H例示了根据一个方面的、利用不同直径的钻在PCB和具有连接内层迹线(目标层)和相邻导电材料填充预浸材料的导电材料填充芯体内形成镀制通孔(或过孔)以形成没有残段的过孔的不同制造阶段。

图18A至图18H例示了根据一个方面的、利用不同直径的钻在具有处于导电材料填充芯体之间的导电材料填充预浸材料并且具有连接内层迹线(目标层)的PCB内形成镀制通孔(或过孔)以形成没有残段的过孔的不同制造阶段。

图19A至图19G例示了根据一个方面的、利用不同直径的钻在具有导电材料填充预浸材料和实芯并且具有连接内层迹线(目标层)的PCB内形成镀制通孔(或过孔)以形成没有残段的过孔的不同制造阶段。

图20A至图20H例示了根据一个方面的、利用不同直径的钻在具有处于导电材料填充芯体与实芯之间的导电材料填充预浸材料并且具有连接内层迹线(目标层)的PCB内形成镀制通孔(或过孔)以形成没有残段的过孔的不同制造阶段。

图21A至图21H例示了根据一个方面的、利用不同直径的钻在PCB和具有连接内层迹线(目标层)和相邻导电材料填充预浸材料的多个导电材料填充芯体内形成镀制通孔(或过孔)以形成没有残段的过孔的不同制造阶段。

图22A至图22G是用于在印刷电路板(PCB)中形成具有高纵横比的镀制通孔(或过孔)的不同制造阶段的例示图。

图23例示了根据一个方面的、用于在PCB中形成具有高纵横比的镀制通孔的方法。

图24A至图24D例示了根据一个方面的、用于在印刷电路板中形成具有高纵横比的镀制通孔的方法。

具体实施方式

虽然本公开提供了用于在多层印刷电路板中形成镀制通孔的方法，但本公开不限于用于PCB。多层PCB可以是封装基板、母板、线卡、puddle卡、底板、中板、柔性或软硬结合电路。过孔结构可以是用于从一个导电层向另一导电层传送电气信号的镀制通孔(PTH)。镀制过孔结构还可以是用于将电气组件电连接至PCB上的其它电气组件的组件安装孔。

长残段的去除

图2A1、图2A2以及图2B至图2D例示了根据一个方面的、用于在印刷电路板(PCB)中形成镀制通孔(或过孔)并且去除长残段的不同制造阶段。如下所述，最终钻孔方向防止镀制角部的切割边缘剥落。

经由PTH传送信号或者将第一层202连接至PCB 200中的第二层204的位置可以表示为目标层(T)。根据一个方面，第一层202可以包括利用长深度钻钻出的孔206，而第二层204可以包括利用短深度钻钻出的上部孔203。所述长深度钻的长度小于或等于镀制之前从第一层202的底部起至目标层T的距离。

由于针对PCB层的相对钻孔精度可以取决于钻孔的深度长度，因而钻出具有较短深度的孔的精度由于钻出具有较长深度的孔。如图2A-1所示，上部孔203利用短深度钻形成，并且具有直径d1和深度长度L1，以使上部孔203a的底部低于目标层T。换句话说，在从第二层204起向下钻时，短深度钻穿过目标层T。

接下来，如图2B中所示，长深度钻可以用于将下部孔206钻至上部孔203并穿过上部孔203，从而形成穿过PCB的完整孔，或者从孔203起向下执行长深度钻直至另一PCB表面。下部孔206具有直径d2和长度L2，其中，d2小于d1，并且L2大于L1。

另选地，如图2A-2所示，可以首先利用长深度钻来钻出下部孔206直至目标层T。接下来，可以使用小深度钻钻出上部孔203，使得上部孔203在目标层T处或在目标层T之下与下部孔206连接(参见图2B)。

在形成双直径孔(即，具有直径d1的上部孔203，和具有直径d2的下部孔206)之后，接着可以用导电材料207镀制该双直径孔(参见图2C)。接下来，可以使用具有直径d3(其中，d3大于d2，但小于d1)的中级钻，通过穿过上部孔203向下钻并钻除下部孔206上的导电材料来从下部孔206的表面去除镀制的导电材料。

参照图3A至图3G，例示了用于在印刷电路板(PCB)301中形成镀制通孔(或过孔)300(图3G)的不同制造阶段。PCB 301具有上表面301a和相反的下表面301b。通孔300具有上导电部分302和下非导电部分304。

可以使用三(3)个钻孔步骤工序来形成镀制通孔300。在第一步骤中，利用具有第一直径d1的第一钻308，从PCB的上表面301a钻出第一孔306。第一孔306被钻至预定深度，诸如正好超过PCB 301中的目标层T(参见图3A和图3B)。

接下来，可以利用具有第二直径d2(其中，d2小于d1)的第二钻312来钻出第二孔310(参见图3C和图3D)。接着，可以利用导电材料镀制311孔306和孔310的内表面(图3E和图3F)。

参照图3F，在镀制311了第一孔306和第二孔310之后，具有第三直径d3的第三钻314可以穿过(钻穿)第一孔306和第二孔310。第三直径d3大于第二直径d2，但小于第一直径d1。由于第三钻314具有比第二孔310大但比第一孔306小的直径，因而第一孔306中的导电材料311可以保持完整，而第二孔310上的导电材料被去除，即，去除了残段区域。结果，通孔300(如图3G所示)具有上导电部分302和下非导电部分304。

另选地，可改变上述第一钻和第二钻工序的顺序。在第一步骤中，可利用具有第一直径d1的第一钻312，从PCB的下表面301b钻出第一孔310。第一孔310可以被钻至预定深度，诸如正好在PCB 301中的目标层之前，或钻穿整个PCB 301，诸如图2A-2所示。

接下来，可以利用具有第二直径d2(其中，d2大于d1)的第二钻308从PCB的上表面301a钻出第二孔306(参见图2B)。接着，可以利用导电材料镀制311孔306和孔310的内表面(图3E和图3F)。

参照图3F，在镀制311了第一孔306和第二孔310之后，具有第三直径d3的第三钻314可以穿过(或钻穿)第一孔306和第二孔310。第三直径可以大于第二直径d2但小于第一直径d1。由于第三钻314具有比第二孔310大但比第一孔306小的直径，因而第一孔306中的导电材料311可以保持完整，而第二孔310上的导电材料被去除，即，去除了残段区域。结果，通孔300(如图3G所示)可以包括上导电部分302和下非导电部分304。

图4A至图4D例示了根据一个方面的、在印刷电路板中形成镀制通孔(或过孔)并且去除长残段的不同制造阶段。信号穿过PTH或者PCB 400中第一层402连接至第二层404的位置可以表示为目标层(T)。根据一个方面，第一层402可以包括具有直径d1的第一孔406，该第一孔406穿过第一层402和第二层404钻出，并且具有直径d2(其中，d2大于d1)的第二孔408可以从板400的顶表面钻出直至稍低于目标导电层T的位置。将诸如无电镀铜的晶粒(seeding)导电材料410施敷至第一孔406和第二孔408。具有直径d3(大于d1但小于d2)的第三孔412被反向钻出直至稍低于目标层T的位置。由于d3大于d1，因而第二孔408中的晶粒导电材料410在钻出第三孔412时被去除。接下来，将电镀414应用至第二孔408。

图5A至图5D例示了根据一个方面的、在印刷电路板中形成镀制通孔(或过孔)并且去除长残段的不同制造阶段。信号经过PTH或者PCB 500中第一层502连接至第二层504的位置被表示为目标导电层(T)。根据一个方面，第一层502可以包括具有直径d1的第一孔506，第一孔506穿过第一层502和第二层504钻出，接着，将诸如无电镀铜的晶粒导电材料508施敷至第一孔506。接下来，具有直径d2(其中，d2大于d1)的第二孔510被反向钻出直至稍低于目标导电层T的位置。在反向钻出第二孔510之后，接着，将电镀512应用至第一孔506。

图6例示了根据一个方面的、在层压PCB中形成镀制通孔并去除长残段的方法。在该方法中，可以利用具有第一直径的第一钻，从PCB的上表面起至印刷电路板中的预定深度钻出具有第一直径的第一孔602。例如，该预定深度可以贯穿该PCB的一半。接下来，可以穿过PCB的剩余部分直至PCB的下表面钻出具有第二直径的第二孔，从而生成或形成通孔604。第二直径可以小于第一直径。接下来，可以利用导电材料镀制第一孔和第二孔606。接下来，可以从PCB的上表面至下表面，穿过第一孔和第二孔钻出具有第三直径的第三孔，该第三直径大于第二直径但小于第一直径608。由于第三直径大于第二直径但小于第一直径，因而当钻出第三孔时，可以从第二孔的内表面去除镀制材料。即，可以将残段去除。结果，形成了具有上导电部分和下非导电部分的通孔。

在另一方面，图7例示了根据一个方面的、在层压PCB中形成镀制通孔并去除长残段的方法。在该方法中，可以利用具有第一直径的第一钻，从PCB的下表面起至印刷电路板中的预定深度钻出具有第一直径的第一孔直702。例如，该预定深度可以贯穿该PCB的一半。接下来，可以穿过PCB的上表面至PCB的第一孔钻出具有第二直径的第二孔704。第一直径小于第二直径。接下来，可以利用导电材料镀制第一孔和第二孔706。接下来，可以从PCB的上表面穿过第一孔和第二孔至下表面，钻出具有第三直径的第三孔，第三直径小于第二直径但大于第一直径708。由于第三直径小于第二直径但大于第一直径，因而当钻出第三孔时，可以从第一孔的内表面去除镀制材料。即，去除了残段。结果，形成了具有上导电部分和下非导电部分的通孔。

在又一方面，图8例示了根据一个方面的、在层压PCB中形成镀制通孔并去除长残段的方法。可以利用具有第一直径的第一钻，从PCB的上表面起至印刷电路板中的预定深度钻出具有第一直径的第一孔802。例如，该预定深度可以贯穿该PCB的一半。接下来，可以穿过第一孔至PCB的下表面钻出具有第二直径的第二孔804。第二直径小于第一直径。接下来，可以利用诸如无电镀催化剂或无电镀铜的薄导电材料镀制第一孔和第二孔806。接下来，可以穿过PCB的第一孔和第二孔钻出具有第三直径的第三孔，第三直径大于第二直径但小于第一直径808。接着，可以通过电镀将诸如铜的导体添加至剩余导电区域810。由于第三直径大于第二直径但小于第一直径，因而第三孔可以防止镀制上导电材料，使得从第一孔的内表面去除用于电镀的薄基础导体。即，可以防止残段。结果，可以形成具有上导电部分和下非导电部分的通孔。

在又一方面，图9例示了根据一个方面的、在层压PCB中形成镀制通孔并去除长残段的方法。在该方法中，可以利用具有第一直径的第一钻，从PCB的下表面起至印刷电路板中的预定深度钻出具有第一直径的第一孔902。例如，该预定深度可以贯穿该PCB的一半。接下来，可以穿过PCB的上表面至PCB的第一孔钻出具有第二直径的第二孔904。第二直径大于第一直径。接下来，可以利用诸如无电镀制催化剂或无电镀铜的薄导电材料镀制第一孔和第二孔906。接下来，可以穿过PCB的第一孔和第二孔钻出具有第三直径的第三孔，第三直径可以大于第一直径但小于第二直径908。接着，可以通过电镀将诸如铜的导体添加至剩余导电区域910。由于第三直径大于第一直径但小于第二直径，因而第三孔可以防止镀制上导电材料，使得从第一孔的内表面去除用于电镀的薄基础导体。即，可以防止残段生成。结果，可以形成具有上导电部分和下非导电部分的通孔。

去除短残段

参照图10A至图10G，例示了用于在层压印刷电路板(PCB)1001中形成镀制通孔(或过孔)1000的不同制造阶段。PCB 1001可以具有上表面1001a和下表面1001b。通孔1000可以具有上导电部分1002和下非导电部分1004。

如下所述，可以使用三(3)个钻孔步骤工序来形成镀制通孔。在第一步骤中，可以利用具有第一直径d1的第一钻1008钻出第一孔1006，即，从PCB的下表面1001b起至预定深度。第一孔1006可以被钻至恰好穿过PCB 1001中的目标层。(参见图10A和图10B)。

接下来，可以利用具有第二直径d2(其中，d2大于d1)的第二钻1012从上表面1001a至第一孔1006的顶部钻出第二孔1010(参见图10C和10D)。接着可以利用导电材料1013镀制孔1006和孔1010的内表面(图10E和图10F)。

参照图10F，在镀制1011第一孔1006和第二孔1000之后，具有第三直径d3的第三钻1014可以穿过(钻穿)第一孔1006和第二孔1010。第三直径大于第一直径。由于第三钻1014具有比第一孔1006大但比第二孔1010小的直径，因而第二孔1010中的导电材料可以保持完整，但第一孔1006上的导电材料的大部分被去除，即，去除了残段区域。如图10G中所示，第三钻1014可以完全钻穿镀制的第一孔1006，而是在第一孔1006的内表面上留下导电材料的一小部分或小残段1016。小残段1016可以保留是因为当从PCB的下表面1001b向上钻动时，钻头没有压力并且产生波动和铜剥离。而且，与长深度钻相比，短深度钻具有较高的深度精度，因此通过利用较短的深度钻控制残段长度与利用较长的深度钻相比，可以提供较短的残段长度。例如，与如图2和图3中通过第二钻控制残段长度那样第三钻从顶孔1010至底孔1006钻孔时相比，该处理可以提供较短的残段。结果，如图10G所示，通孔1000可以具有上导电部分1002、下非导电部分1004以及小的残段1016。(图10G)。

另选的是，在第一步骤中，可以利用具有第一直径d1的第一钻1012钻出第一孔1010，即，从PCB的上表面1001a起至预定深度。第一孔1010可以被钻至恰好在PCB1001中的目标层之前。接下来，可以利用具有第二直径d2(其中，d2小于d1)的第二钻1008从下表面1001b至第一孔1010的底部钻出第二孔1006(参见图10D)。接着可以利用导电材料镀制孔1006和孔1010的内表面(图10E和图10F)。

参照图10F，在镀制1011第一孔1010和第二孔1006之后，具有第三直径d3的第三钻1014可以穿过(钻穿)第一孔1006和第二孔1010。第三直径大于第二直径d2。由于第三钻1014具有比第二孔1006大但比孔1010小的直径，因而第一孔1010中的导电材料可以保持完整，但第一孔1006上的导电材料的大部分可以去除，即，去除了残段区域。如图10G中所示，第三钻1014未完全钻穿镀制的第一孔1006，而是在第一孔1006的内表面上留下镀制的抗蚀剂的一小部分或小残段1016。小残段1016可以保留是因为当从PCB的下表面1001b向上钻动时，钻头没有压力和产生波动和铜剥离。而且，与长深度钻相比，短深度钻具有较高的深度精度，通过较短的深度钻控制残段长度与较长的深度钻相比，可以提供较短的残段长度。例如，与如图2和图3中通过长深度的第二钻控制残段长度的那样利用第三钻从第二(或顶)孔1010至第一(或底)孔1006钻动时相比，该处理可以提供较短的残段。结果，通孔1000(如图10G所示)可以具有上导电部分1002、下非导电部分1004以及小的残段1016(参见图10G)。

图11A1、图11A2和图11B至图11G是根据一个方面的、在印刷电路板(PCB)1101中形成镀制通孔(或过孔)1100并且去除短残段的不同制造阶段的例示图。该印刷电路板具有上表面1101a和相反的下表面1101b。

信号经过PTH或者PCB 1100中第一层1102连接至第二层1104的位置可以被表示为目标层(T)。根据一个方面，第一层1102可以包括利用长深度钻钻出的上部孔1108，而第二层1104可以包括利用短深度钻钻出的下部孔1106。该长深度钻的长度小于或等于镀制之前从第一层1102的底部起至目标层T的距离。

如图11A-1所示，下部孔1106可以利用具有直径d1的短深度钻形成，使得下部孔1106的顶部恰好在目标层T之上。换句话说，在从第一层1104起向上钻时，短深度钻穿过目标层T。接下来，可以利用具有直径d2(其中，d2大于d1)的长深度钻从上表面1101a至下部孔1106的顶部钻出上部孔1108(参见图11B-1)。接着可以利用导电材料镀制1112上部孔1108和下部孔1106的内表面(图11C)。

在镀制1112上部孔1110和下部孔1106之后，反向钻出具有大于d1但小于d2的直径d3的第三孔1114被直至稍低于目标层T的位置。由于d3大于d1，因而上部孔1108中的导电材料1112可以保持完整，但下部孔1106上的导电材料的大部分可以去除，即，去除了残段区域。如图11D所示，第三孔1114未完全钻穿镀制的下部孔1106，而是在第一孔1106的内表面上留下镀制抗蚀剂的一小部分或小残段1116。小残段1116可以保留是因为当从PCB的下表面1101b向上钻动时，钻头没有压力和产生波动和铜剥离。而且，与长深度钻相比，短深度钻具有较高的深度精度，通过较短的深度钻控制残段长度与较长的深度钻相比，可以提供较短的残段长度。例如，与如图2和图3中通过长深度第二钻控制残段长度那样利用第三钻从上部孔1110至下部孔1106钻动时相比，该处理可以提供较短的残段。结果，如图11D所示，通孔1100可以具有上导电部分、下非导电部分以及小的残段。

另选的是，如图11A-2所示，可以首先利用长深度钻向下钻出上部孔1108直至目标层T。接下来，可以使用小深度钻来钻上部孔1108，使得上部孔1108在目标层T处或目标层T之下与下部孔1106连接。接下来，可以利用具有直径d2(其中，d2小于d1)的短深度钻从下表面1101b至下部孔1106的底部钻下部孔1106。(参见图12B-2)。接着可以利用导电材料镀制1112上部孔1108和下部孔1106的内表面(图11C)。

在镀制1112上部孔1110和下部孔1106之后，反向钻具有大于d1但小于d2的直径d3的第三孔1114直至稍低于目标层T的位置。由于d3大于d1，因而上部孔1108中的导电材料1112可以保持完整，但下部孔1106上的导电材料的大部分可以去除，即，去除了残段区域。如图11D所示，第三孔1114未完全钻穿镀制的下部孔1106，而是在第一孔1106的内表面上留下镀制抗蚀剂的一小部分或小残段1116。小残段1116可以保留是因为当从PCB的下表面1101b向上钻动时，钻头没有压力并且产生波动和铜剥离。而且，与长深度钻相比，短深度钻具有较高的深度精度，通过较短的深度钻控制残段长度与较长的深度钻相比，可以提供较短的残段长度。例如，与如图2和图3中的通过长深度第二钻控制残段长度那样利用第三钻从上部孔1110至下部孔1106钻动时相比，该处理可以提供较短的残段。结果，如图11D所示，通孔1100可以具有上导电部分、下非导电部分以及小的残段。

图12例示了根据一个方面的、在层压PCB中形成镀制通孔的方法。在该方法中，可以利用具有第一直径的第一钻，从PCB的下表面起至预定深度钻出具有第一直径的第一孔1202。例如，该预定深度可以贯穿该PCB的一半。接下来，可以利用具有第二直径(其中，第二直径大于第一直径)的第二钻从PCB的上表面至第一孔的顶部钻出第二孔1204。接着，可以利用导电材料镀制第一孔和第二孔1206。接下来，可以利用第三钻(其中，第三直径大于第一直径)，从PCB的下表面起至第一孔钻出具有第三直径的第三孔1208。由于第三直径大于第一直径但小于第二直径，因而当钻出第三孔时，可以从第一孔的内表面去除镀制材料。即，去除了残段。结果，可以形成具有上导电部分和下非导电部分的通孔。

在另一方面，如图13所示，可以利用具有第一直径的第一钻，从PCB的上表面起至预定深度钻出具有第一直径的第一孔1302。例如，该预定深度可以贯穿该PCB的一半。接下来，可以利用具有第二直径(其中，第二直径小于第一直径)的第二钻穿过PCB的第一孔至第一孔的底部钻出第二孔1304。接着，可以利用导电材料镀制第一孔和第二孔1306。接下来，可以利用第三钻(其中，第三直径大于第二直径)，从PCB的下表面起至第一孔钻出具有第三直径的第三孔1308。由于第三直径大于第二直径，因而，当钻出第三孔时，从第二孔的内表面去除镀制材料。即，去除了残段。结果，可以形成具有上导电部分和下非导电部分的通孔。

在另一方面，如图14所示，可以利用具有第一直径的第一钻，从PCB的下表面起至预定深度钻出第一孔1402。例如，该预定深度可以贯穿该PCB的一半。接下来，可以利用具有第二直径(其中，第二直径大于第一直径)的第二钻从PCB的上表面至第一孔的顶部或上端钻出第二孔1404。接着，可以利用诸如无电镀制催化剂或无电镀铜的薄导电材料镀制第一孔和第二孔1406。接下来，可以利用第三钻(其中，第三直径可以大于第一直径)，从PCB的下表面起至第一孔钻出具有第三直径的第三孔1408。接着，可以通过电镀将诸如铜的导电材料添加至剩余导电区域1410。由于第三直径大于第一直径，因而当钻出第三孔时，可以从第一孔的内表面去除镀制材料。即，去除了残段。结果，可以形成具有上导电部分和下非导电部分的通孔。

在另一方面，如图15所示，利用具有第一直径的第一钻，从PCB的上表面起至预定深度钻出第一孔1502。例如，该预定深度贯穿该PCB的一半。接下来，利用具有第二直径(其中，第二直径小于第一直径)的第二钻穿过第一孔至第一孔的底部钻出第二孔1504。接着，可以利用诸如无电镀制催化剂或无电镀铜的薄导电材料镀制第一孔和第二孔1506。接下来，利用第三钻(其中，第三直径大于第二直径)，从PCB的下表面起至第一孔钻出具有第三直径的第三孔1508。接着，通过电镀将诸如铜的导电材料添加至剩余导电区域1510。由于第三直径大于第一直径但小于第二直径，因而当钻出第三孔时，从第二孔的内表面去除镀制材料。即，去除了残段。结果，形成了具有上导电部分和下非导电部分的通孔。

形成没有残段的过孔

在另一方面，本公开提供了一种在PCB内和具有连接内层迹线(目标层)的导电材料填充芯体内利用不同直径的钻形成没有残段的过孔的方法。图16A至图16H例示了根据一个方面的、利用不同直径的钻在PCB和具有连接内层迹线(目标层)的导电材料填充芯体内形成镀制通孔(或过孔)以形成没有残段的过孔的方法的不同制造阶段。

在该方法中，可以利用四个不同的钻尺寸，穿过PCB 1600中的嵌入的导电材料地贯穿PCB 1600的上表面1600a和下表面1600b来钻孔。首先，在芯体1604中钻出具有直径d1的第一孔1602(参见图16A至图16D)，并且填充诸如导电膏或镀铜的导电材料1606。接下来，在层压之后，钻出直径为d2的第二孔1608(其中，第二孔1608大于第一孔1602)直到到达嵌入的导电材料1606为止。接下来，通过钻穿第二孔1608来钻出具有直径d3的第三孔1610，其中，直径d3小于d1和d2。接下来，利用诸如铜的导电材料1612镀制第二孔1608和第三孔1610。接下来，通过钻穿第二孔1608从而形成具有直径d4的第四孔1614，从第三孔1610的表面去除镀制的导电材料，其中，d4大于d3但小于d1和d2。(参见图16E至图16H)。

在另一方面，本公开提供了一种利用不同直径的钻在PCB和具有连接内层迹线(目标层)与相邻导电材料填充预浸材料的导电材料填充芯体内形成没有残段的过孔的方法。图17A至图17H例示了根据一个方面的、利用不同直径的钻在PCB和具有连接内层迹线(目标层)和相邻导电材料填充预浸材料的导电材料填充芯体内形成镀制通孔(或过孔)以形成没有残段的过孔的不同制造阶段。

在该方法中，可以利用四个不同的钻尺寸，穿过PCB 1700中的嵌入的导电材料地贯穿PCB 1700的上表面1700a和下表面1700b来钻孔。

首先，在芯体1704和预浸材料1706中钻出具有直径d1的第一孔1702，并且填充诸如导电膏或镀铜的导电材料1708。接下来，在层压之后，钻出具有直径d2的第二孔1710(其中，第二孔1710大于第一孔1702)，直到到达嵌入的导电材料1708为止。接下来，通过钻穿第二孔1710来钻出具有直径d3的第三孔1712(其中，第三孔小于第二孔1710)，其中，d3小于d1和d2。接下来，通过诸如铜的导电材料1714镀制第二孔1710和第三孔1712。接下来，通过钻穿第二孔1710从而形成具有直径d4的第四孔1716，从第三孔1712的表面去除镀制的导电材料，其中，d4大于d3但而小于d1和d2(参见图17E至图17H)。

在另一方面，本公开提供了一种利用不同直径的钻在PCB和具有连接内层迹线(目标层)与相邻导电材料填充预浸材料的多个导电材料填充芯体内形成没有残段的过孔的方法。图18A至图18H例示了根据一个方面的、利用不同直径的钻在具有处于导电材料填充芯体之间的导电材料填充预浸材料；并且具有连接内层迹线(目标层)的PCB内形成镀制通孔(或过孔)以形成没有残段的过孔的不同制造阶段。

在该方法中，可以利用三个不同的钻尺寸，穿过PCB 1800中的嵌入的导电材料地贯穿PCB 1800的上表面1800a和下表面1800b来钻孔。首先，在芯体1804和预浸材料1806中钻出具有直径d1的第一孔1802，并且填充诸如导电膏或镀铜的导电材料1808。接下来，在层压之后，钻出具有直径d2的第二孔1810，直到到达嵌入的导电材料1808为止。接下来，穿过第二孔1810钻出具有直径d3的第三孔1812，其中，d3小于d2和d1。接着利用诸如铜的导电材料1814镀制第二孔1810和第三孔1812。接下来，通过穿过第二孔1810向下钻从而形成具有直径d4的第四孔1816，从第三孔1812的表面去除镀制的导电材料，其中，d4大于d3但是小于d1和d2(参见图18E至图18H)。

图19A至图19G例示了用于利用不同直径的钻在具有导电材料填充预浸材料和实芯并且具有连接内层迹线(目标层)的PCB内形成镀制通孔(或过孔)以形成没有残段的过孔的不同制造阶段。

在该方法中，利用四个不同的钻尺寸，穿过PCB 1900中的嵌入的导电材料地贯穿PCB 1900的上表面和下表面来钻孔。在预浸材料1906中钻出具有直径d1的第一孔1902，并且填充诸如导电膏的导电材料1908。

接下来，在层压之后钻出具有直径d2的第二孔1910，直到到达嵌入的导电材料1908的顶部为止。接下来，钻出具有直径d3的第三孔1912，其中，d3小于d1和d2。接下来，通过诸如铜的导电材料1914镀制第二孔1910和第三孔1912。接着反向钻出第三孔1912，以从第三孔1912的内表面去除导电材料，并且形成具有直径d4的第四孔，其中，d4大于d3但小于d1(参见图19E至图19G)。

图20A至图20H例示了用于利用不同直径的钻在具有处于导电材料填充芯体2006与实芯2008之间的导电材料填充预浸材料2004以及连接内层迹线(目标层)的PCB内形成镀制通孔(或过孔)以形成没有残段的过孔的不同制造阶段。

在该方法中，利用五个不同的钻尺寸，经过PCB 2000中的嵌入的导电材料地贯穿PCB 2000的上表面和下表面来钻孔。在预浸材料2004和芯体2006中钻出分别具有直径d1和d2的第一孔2002和第二孔2003(图20A)，填充诸如导电膏或镀铜的导电材料2010，从而在芯体2006上形成了内层电路(图20B)。接着，在芯体和预浸材料中对准堆叠的导电膏地层压该芯体和预浸材料，以形成PCB 2000(图20D)。

接下来，在层压之后，钻出具有直径d3的第三孔2012，直到到达嵌入的导电材料2010的顶部为止。接下来，钻出具有直径d4的第四孔2014，其中，d4小于d3。接下来，通过诸如铜的导电材料2016镀制第三孔2012和第四孔2014。接下来，对第四孔2014进行反向钻，以去除导电材料，并且形成具有直径d5的第五孔，其中，d5大于d4但小于d3(参见图20E至图20H)。另选的是，第五钻可以在电镀之前且导电籽化之后应用。

在另一方面，本公开提供了一种利用不同直径的钻在PCB和具有连接内层迹线(目标层)与相邻导电材料填充预浸材料的导电材料填充芯体内形成没有残段的过孔的方法。图21A至图21H例示了用于利用不同直径的钻在PCB和具有连接内层迹线(目标层)和相邻导电材料填充预浸材料的多个导电材料填充芯体内形成镀制通孔(或过孔)以形成没有残段的过孔的不同制造阶段。

在该方法中，利用六个不同的钻尺寸，经过PCB 2100中的嵌入的导电材料地贯穿PCB 2100的上表面和下表面来钻孔。在芯体2104b中钻出具有直径d2的孔2102b，而在第一预浸材料2104a和第二预浸材料2104c中钻出分别具有直径d1和d3的孔2102a和2102c，并且填充诸如导电膏或镀铜的导电材料2106。将芯体2104b形成在表面2108上的电路上。层压该材料，以制造对准导电材料填充孔的PCB 2100。接下来，在层压之后，钻出具有直径d4的第四孔2110，直到到达嵌入的导电材料2106为止。接下来，穿过PCB 2100和嵌入的导电材料2108钻出具有直径d5的第五孔2112，其中，利用诸如铜的导电材料2114镀制第四孔2110和第五孔2112。接下来，对第五孔2112进行反向钻，以从第五孔2112去除导电材料，同时保持第四孔2110中的导电材料，并且形成具有直径d6的第六孔2116，其中，d6大于d5但是小于d1、d2、d3及d4(参见图21E至图21H)。另选的是，反向钻孔可以在用于电镀的导电籽化(如无电镀制催化剂或无电镀铜)之后并且在电镀之前进行。

形成具有高纵横比的镀制通孔

参照图22A至图22G，例示了用于在印刷电路板(PCB)2201中形成具有高纵横比的镀制通孔(或过孔)2220的不同制造阶段。

如下所述，可以使用三(3)个钻孔步骤工序来形成镀制通孔。在第一步骤中，利用具有第一直径d1的第一钻2208，从PCB的下表面2201b钻出第一孔2206。第一孔2206可以被钻至大约贯穿PCB 2201的一半(参见图22A和图22B)。接下来，使用具有第二直径的第二钻2209，从PCB的上表面2201a起向下钻至第一孔2206的顶部，形成第二孔2210。在第二孔2210的末端和第一孔2206的起始处，可产生偏移2212。第一孔2206和第二孔2210一起形成延伸穿过PCB的整个竖直长度的孔(参见图22D)。

接下来，使用第三钻2214，从下表面2201b起向上(或者从上表面2201起向下)钻，穿过第一孔2206和第二孔2210。第三钻2214具有第三直径d3，d3大于第一钻2208的第一直径d1和第二钻2208的第二直径d2。结果，形成延伸穿过PCB 2201的整个竖直长度的平滑孔2216(参见图22E至图22F)。接着，将该平滑孔2216镀制2218导电材料，形成镀制通孔2220(参见图22G)。

图23例示了根据一个方面的、在PCB中形成具有高纵横比的镀制通孔的方法。在该方法中，利用具有第一直径的第一钻，从PCB的第一表面起至预定深度钻出第一孔2302。例如，该预定深度贯穿该PCB的一半。接下来，利用具有第二直径的第二钻从PCB的第二表面(该第二表面与第一表面相反)起至第一孔的上端钻出第二孔。因钻孔工艺精度，这些孔可在第二孔的下端部与第一孔的上端部之间产生偏移2304。接下来，利用具有第三直径(大于第一和第二钻直径两者)的钻，穿过第一孔和第二孔钻出第三孔，使第一孔与第二孔之间的偏移平滑2306。接着，将该第三孔镀制导电材料，形成镀制通孔2308。

在另一方面，本公开提供了一种用于在PCB中形成具有高纵横比的镀制通孔的方法。(参见图24A至图24D)。在该方法中，可以利用两个不同的钻尺寸，穿过PCB的上表面2400a和下表面2400b来钻孔。首先，利用第一钻2404钻出第一孔2402至大约贯穿PCB 2404的一半。接下来，使用第一钻2404，从PCB 2400的底表面2400b至第一孔2402的底部钻出第二孔2406。在PCB 2400中的第一孔2402与第二孔2406之间产生偏移2408。接着，使用第二钻2408(其中，第二钻2408大于第一钻2404(即，具有较大的直径))，穿过第一孔2402和第二孔2406二者钻出第三孔2410。由于第二钻2408具有比小钻2404的直径大的直径，因而第一孔2402和第二孔2406充任导引，并且通过大直径钻动来平滑化。接着，将导电材料2412镀制在孔2410的内表面上，形成延伸穿过PCB的竖直长度的镀制通孔。

虽然已经对特定示例性方面进行了描述并且在附图中进行了示出，但应当明白，因为本领域普通技术人员可以想到各种其它变型例，所以这种方面仅仅是例示性的，而非针对本宽泛发明的限制，并且本发明不限于所示和描述的具体构造和布置。