用于使垂直全环栅器件中的载流子沟道应变的方法和结构

摘要

用于增强垂直全环栅器件中沟道性能的方法和结构，其提供了器件，该器件包括：源极区(140)；基本上垂直对齐于源极区的漏极区(190)；桥接在源极区和漏极区之间且限定基本上垂直的沟道方向的沟道结构(160)；以及垂直布置在源极区和漏极区之间且围绕沟道结构的栅极结构(170)。沟道结构包括彼此基本上并列垂直延伸的多个沟道(161)，每个沟道桥接源极区和漏极区，和插入每对相邻沟道之间且基本上沿着垂直沟道方向延伸的至少一个应力源(240)；应力源影响相邻沟道上的侧向应变，从而在垂直沟道方向上使沟道发生应变。本发明还涉及用于使垂直全环栅器件中的载流子沟道应变的方法和结构。

说明书

技术领域

本发明通常涉及半导体器件，尤其涉及将应变引入垂直全环栅 (VGAA)器件以增强电荷载流子迁移率的方法和结构。

背景技术

用于现代平面型器件的沟道应变结构和技术通常与诸如垂直全环栅 (VGAA)晶体管的垂直沟道器件不相容。因此，期望提供适用于垂直沟 道器件的沟道应变的方法和结构以增强垂直沟道器件的性能。

发明内容

为了解决现有技术中的问题，本发明提供了一种半导体器件，包括： 源极区；漏极区，基本上垂直对齐于所述源极区；沟道结构，桥接所述源 极区和所述漏极区，所述沟道结构包括：至少一个沟道部分，限定基 本上垂直的沟道方向；以及至少一个应力源，相邻于所述沟道部分设 置且基本上沿着所述垂直沟道方向延伸；以及栅极结构，垂直布置在所述 源极区和所述漏极区之间且围绕所述沟道结构；其中，所述应力源影响所 述相邻沟道部分上的侧向应变，从而在所述垂直沟道方向上使所述沟道部 分发生应变。

在上述器件中，其中，所述沟道结构包括限定横向长度、横向宽度和 垂直高度的纳米棒。

在上述器件中，其中，所述沟道结构包括限定横向长度、横向宽度和 垂直高度的纳米棒；其中，所述纳米棒的长度介于约1nm至约1μm的范 围内，所述纳米棒的宽度介于约1nm至约50nm的范围内，并且所述纳米 棒的高度介于约1nm至约100nm的范围内。

在上述器件中，其中，所述应力源的应力源长度介于约1nm至约100 nm范围内，并且应力源宽度与所述沟道结构的宽度基本上匹配。

在上述器件中，包括多个应力源，其中，所述多个应力源沿着所述沟 道结构的横向长度基本上均匀地放置。

在上述器件中，其中，所述应力源提供侧向压缩应变，从而在所述沟 道部分中产生垂直拉伸应变。

在上述器件中，其中，所述应力源提供侧向拉伸应变，从而在所述沟 道部分中产生垂直压缩应变。

根据本发明的另一个方面，提供了一种提高半导体器件中的载流子迁 移率的方法，包括：在包括限定了基本上垂直的沟道方向的沟道结构和围 绕所述沟道结构周围地布置的栅极结构的半导体结构中，基本上沿着所述 垂直的沟道方向选择性蚀刻所述沟道结构以形成至少一个垂直延伸的间 隙；以及用间隙填充材料填充所述间隙以在所述沟道结构中形成至少一个 垂直延伸的应力源，其中，所述应力源影响所述沟道结构中的侧向应变， 从而在所述垂直方向上使所述沟道结构发生应变。

在上述方法中，其中，所述选择性蚀刻形成多个垂直延伸的间隙。

在上述方法中，其中，所述选择性蚀刻形成多个垂直延伸的间隙；其 中，所述间隙沿着所述沟道结构的横向长度以基本上不变的间隔设置，其 中，所述间隙将所述沟槽结构在结构上划分成宽度基本上相同的多个垂直 延伸的沟道部分。

在上述方法中，其中，所述间隙填充工艺还包括在所述间隙中设置由 第一介电材料组成的间隔层，并且用第二间隙填充材料完全填充所述间隙。

在上述方法中，其中，所述应力源提供侧向压缩应变，从而在述沟道 结构中产生垂直拉伸应变。

在上述方法中，其中，所述应力源提供侧向拉伸应变，从而在所述沟 道结构中产生垂直压缩应变。

根据本发明的又一个方面，提供了一种用于提高垂直全环栅半导体器 件中载流子迁移率的应变结构，包括：沟道结构，桥接所述半导体器件的 源极区和漏极区，包括：至少一个沟道部分，限定基本上垂直的沟道方向； 以及至少一个应力源，相邻于所述沟道部分设置且基本上沿着所述垂直沟 道方向延伸，其中，所述应力源影响所述相邻沟道部分上的侧向应变，从 而在所述垂直方向上使所述沟道部分发生应变。

在上述结构中，其中，所述沟道结构包括限定了横向长度、横向宽度 和垂直高度的纳米棒。

在上述结构中，其中，所述沟道结构包括限定了横向长度、横向宽度 和垂直高度的纳米棒；其中，所述纳米棒的长度介于约1nm至约1μm的 范围内，所述纳米棒的宽度介于约1nm至约50nm的范围内，以及所述纳 米棒的高度介于约1nm至约100nm的范围内。

在上述结构中，其中，所述应力源的应力源长度介于约1nm至约100 nm范围内，并且所述应力源的应力源宽度与所述沟道结构的宽度基本上匹 配。

在上述结构中，包括多个应力源，其中，所述多个应力源沿着所述沟 道结构的横向长度基本上均匀地设置。

在上述结构中，其中，所述应力源提供侧向压缩应变，从而在所述沟 道部分中产生垂直拉伸应变。

在上述结构中，其中，所述应力源提供侧向拉伸应变，从而在所述沟 道部分中产生垂直压缩应变。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明 的各方面。应该强调的是，根据工业中的标准实践，没有按比例绘制各个 部件。实际上，为了清楚地讨论，可以任意地增加或减少各个部件的尺寸。

图1A示出了采用垂直全环栅的示例性器件的侧向截面图；图1B示出 了图1A所示器件的选择部分的俯视截面图；以及图1C示出了沿着线a’-b’ 截取的图1B中所示器件的沟道结构的侧向截面图。

图2A至图2G示出了根据本发明的一个实施例的处于应变应用的不同 阶段的VGAA沟道结构的截面图。

图3示出了根据本发明的一个实施例的结合沟道应力源的VGAA器件 的俯视截面图。

图4至图5分别示出了根据本发明的示例性可选实施例。

图6A至图6B分别提供了常规N-沟道和P-沟道平面型MOSFET器件 的立体图，其示出用于常规N-沟道和P-沟道平面型MOSFET器件的合适 的应变方向。

图7A至图7B分别提供了N-沟道和P-沟道垂直全环栅(VGAA) MOSFET器件的横向截面图，其示出用于N-沟道和P-沟道垂直全环栅 (VGAA)MOSFET器件的合适的应变方向。

具体实施方式

以下公开提供了多种不同实施例或实例，用于实现本发明的不同特征。 以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并 且不旨在限制本发明。例如，在以下描述中，在第二部件上方或上形成第 一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括可在 第一部件和第二部件之间形成其他部件使得第一部件和第二部件不直接接 触的实施例。另外，本发明可以在多个实例中重复参考数字和/或字母。这 种重复用于简化和清楚的目的，并且其本身不表示所述多个实施例和/或配 置之间的关系。

此外，在此可使用诸如“在…之下”、“在…下面”、“下面的”、“在…上 面”、以及“上面的”等的空间关系术语，以容易的描述如图中所示的一个元 件或部件与另一个或多个元件或部件的关系。除图中所示的定向之外，空 间关系术语将包括使用或操作中的装置的各种不同的定向。装置可以以其 他方式定位(旋转90度或在其他方位)，并且通过在此使用的空间关系描 述语进行相应地解释。

图6A和图6B示出了用于常规平面型金属氧化物半导体场效应晶体管 (MOSFET)器件的合适的应变定向，其中，源极(S)和漏极(D)被配 置为侧向彼此相对，并且在两者之间(横跨X-Y平面)水平限定沟道区。 栅极(G)在沟道区上方设置在源极(S)和漏极(D)之间。这种配置限 定了介于源极和漏极之间具有沿着Y轴的纵向定向的水平电荷载流子沟 道。在这种常规器件中，为了获得电荷载流子迁移率性能的最佳地增强， 沿着水平沟道定向必须施加应变。对于N-沟道(N-FET)器件(如图6A 所示)，向外伸展的拉伸应变(如向外指的箭头对所示)将有助于负电荷 载流子(即，电子)的迁移率的增强。反之，对于P-沟道(P-FET)器件 (如图6B所示)，为了正电荷载流子(即，电洞)的迁移率的增强施加向 内挤压的压缩应变(如向内指的箭头对所示)。

已经发展各种方法和技术来为水平/平面架构提供合适的应变定向。常 规测量通常包括衬底应变基础系统和制程应变基础系统。衬底应变基础系 统的实例是在衬底中使用虚拟SiGe层，其通过晶格失配迫使在随后设置的 硅中引入平面双轴拉伸应变。制程应变基础系统的实例为向常规平面型器 件的源极区和漏极区选择注入硅锗(SiGe)；通过利用SiGe源极/漏极区 和硅沟道之间的晶格失配，可将单轴压缩应变引入水平沟道中。

请参照图7A和图7B，其分别示出了N-沟道垂直全环栅(VGAA)晶 体管器件和P-沟道垂直全环栅(VGAA)晶体管器件(以箭头对表示合适 的应变定向)的横向截面图。如图所见，尽管常规沟道应变技术在增强现 代平面型器件的性能方面产生作用，但是这些技术通常与诸如垂直全环栅 (VGAA)器件的更新的晶体管架构不相容。

为了方便且准确地介绍定向，现提供了x-y-z坐标参考，其中，x轴通 常定向为与沟道结构的水平纵向方向对齐，y轴通常沿着器件的水平横向 定向，而z轴通常沿着相对于衬底的平坦表面垂直的方向定向。

请参照图1A，其示出了使用垂直全环栅布置的示例性器件的侧向横向 截面图(在y-z平面中)。示例性器件可为结合互补金属氧化物半导体 (CMOS)技术的集成电路(IC)组件，其常见的数字设计利用互补且基 本上对称的p型和n型金属氧化物半导体场效应晶体管(MOSFET)对来 实现逻辑功能。如图1A所示，示例性器件在左手边使用n型金属氧化物半 导体场效应晶体管(如通过图中的NMOS所示)且在右手边使用p型金属 氧化物半导体场效应晶体管(如通过图中的PMOS所示)，两者在结构和 电子方面被浅沟槽隔离(STI)结构(120)分隔开。

如图1A所示，示例性CMOS器件包括衬底(100)，其他结构性组件 构造在衬底(100)上。衬底(100)可包括晶体硅衬底(例如，晶圆)。 根据需要(例如，p型衬底或n型衬底)，衬底(100)可包括多个掺杂区。 例如，本图中所示的示例性器件包括基本上对称地设置在STI结构(120) 的相对侧面上的正性掺杂区(即，p阱(110))、以及负性掺杂区(即， n阱(110’))。掺杂区可掺杂有诸如硼或BF₂的p型掺杂剂、诸如磷或砷 的n型掺杂剂、和/或它们的组合。这些区中所选择的掺杂剂可互换以适应 要被构造的器件(例如，NMOSFET或PMOSFET)的特定特性。在一些可 选实施例中，衬底(100)可由诸如金刚石或锗的一些其他合适的元素半导 体、诸如砷化镓、碳化硅、砷化铟或磷化铟的合适的化合物半导体、或诸 如碳化锗硅、磷砷化镓、或磷化镓铟的合适的合金半导体制成。此外，衬 底(100)可包括外延层(epi层)和/或可包括绝缘体上硅(SOI)结构。

本实例中示出的NMOS器件(如虚框中所围绕的)利用垂直全环栅 (VGAA)配置。所示的VGAA器件结合新的设计架构，其中，源极区和 漏极区相对于晶圆/衬底的平坦表面基本上对齐且基本上垂直设置。晶体管 器件的沟道结构基本上垂直延伸，桥接在源极和漏极之间，形成垂直沟道 方向。沟道结构由至少一个(并且通常更多)垂直延伸的低剖面通道构成。 在一些实施例中，沟道结构的低剖面通道由诸如纳米棒/管/线的垂直延伸的 纳米级结构阵列构成，其中，这些垂直延伸的纳米沟道具有至少被栅极垂 直包围的一段。栅极包围所有的纳米通道，这样提高了器件控制电流的能 力。

具体参照图1A的侧向截面图，晶体管的源极(140/140’)(或漏极， 因为这两个电极可互换)分别布置在NMOSFET和PMOSFET的掺杂区 (110/110’)上。硅化物层(130)设置在掺杂区(110/110’)上且围绕源 极(140/140’)的下侧周边。绝缘间隔层(150)覆盖性地设置在STI结构 (120)、硅化物层(130)、以及源极(140/140’)的一部分上。在一些实 施例中，诸如氧化硅或氮化硅的常规绝缘材料可用于形成间隔层(150)。 一对沟道结构(160/160’)分别布置在源极区(140/140’)上。一对栅极结 构(170/170’)分别围绕沟道结构(160/160’)布置(后面将讨论沟道结构 (160)和栅极结构(170)的结构细节)。漏极区(190/190’)分别布置在 沟道结构(160/160’)的顶端上，且层间电介质(180)设置在间隔层(150) 上或上方，从而填充晶体管器件对周围和之间的结构间隙。层间电介质 (180)可选自具有低介电常数k(例如，尽可能的接近1)的材料以最小 化相邻金属结构组件之间的电容耦合(“串扰”)。

图1A表示VGAANMOSFET器件。示例性VGAANMOSFET器件包 括垂直延伸的沟道结构(160)和侧向包绕沟道结构(160)的水平包围的 栅极结构(170)，从而垂直桥接源极(140)区和漏极(190)区。垂直延 伸的沟道结构(160)限定了基本上垂直的沟道方向，并且其厚度(即，沟 道高度(H_c))限定了VGAA器件的沟道长度。栅极结构(170)包括设 置在沟道结构(160)上并围绕沟道结构(160)的侧向侧壁的栅极介电层 (171)、以及侧向设置在栅极介电层(171)上方的栅电极层(172)。栅 极堆叠件(170)的厚度(即，栅极高度(H_g))限定了器件的栅极长度。 在一些实施例中，栅极堆叠件的高度(H_g)布置为基本上与垂直布置的源 极-沟道-漏极堆叠件的高度相等，从而形成更大的对围绕沟道的栅极的侧向 覆盖以实现更好的沟道控制。如图1A的右手侧所示，PMOS器件的组件/ 布置在结构方面基本上对称且在功能方面相当于虚框所包围的NMOS器 件，因此以相似的方式表示。

用于栅极介电层(171)的适当的材料包括例如氧化硅、氮化硅、氮氧 化硅、高k电介质。高k电介质包括金属氧化物。用于高k电介质的金属 氧化物的实例包括Li、Be、Mg、Ca、Sr、Sc、Y、Zr、Hf、Al、La、Ce、 Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu的氧化物或它们 的组合。可使用诸如原子层沉积(ALD)、化学气相沉积(CVD)、物理 气相沉积(PVD)、热氧化、UV-臭氧氧化或它们的组合的合适的工艺形 成栅极介电层(171)。栅极介电层(171)还可包括界面层(未示出)以 降低栅极介电层(171)和沟道结构(160)的侧向接触表面之间的损坏。 界面层可包括氧化硅。

栅电极层(172)可包括单层或多层结构(例如，具有如图1A所示的 附加层(173))。栅电极层(172)可包括多晶硅。此外，栅电极层(172) 可以均匀或非均匀的掺杂方式掺杂多晶硅。在一些实施例中，可应用具有 高K电介质的金属栅极。这种情况下，栅电极层(172)可包括金属，诸如， Al、Cu、W、Ti、Ta、TiN、TiAl、TiAlN、TaN、NiSi、CoSi、功函数与 其他衬底材料相容的其他导电材料、或它们的组合。可使用诸如ALD、 CVD、PVD、电镀或它们的组合的合适的工艺形成栅电极层(172)。

与其载流子沟道相对于衬底的平坦表面水平平坦放置的常规平面型器 件架构相比，本发明中所利用的垂直全环栅(VGAA)配置表示晶圆上明 显较小的水平迹线。此外，全环栅结构相对于常规平面型配置提供了重要 的优势，优势一是全环栅允许在电流未失控穿过沟道的情况形成较短栅极。 较短的沟道长度和具有强电流控制能力的更有效的低剖面栅极结构会考虑 增加的器件切换速度和操作效率。

图1B示出了图1A中所示的器件的选择部分(例如，虚框所包围的区) 的俯视截面图。如图1B的俯视图所示，大多数情况下，NMOS器件设置 在氧化物扩散有源区(由“OD”表示)上。栅极结构(170)围绕沟道结构 (160)包围式地布置。可为垂直沟道器件提供源极接触件(155)和栅极 接触件(175)。本实施例中的沟道结构(160)具有长且窄、并且沿着x 轴基本上延伸的基本上矩形的俯视剖面。然而，还可采用具有其他俯视剖 面的沟道结构。例如，一些实施例利用具有俯视剖面的沟道结构，其基本 上类似于长椭圆形状。沟道结构(160)可包括纳米级结构，诸如，图1B 中所示的具有横向长度(L_c)和横向宽度(W_c)的纳米棒。在一些实施例 中，沟道结构(160)的横向长度(L_c)可介于约1nm至约10μm的范围 内，而沟道结构(160)的横向宽度(W_c)可介于约1nm至约50nm的范 围内。因此，如立体可视化，本发明中的纳米级沟道结构(160)的三维形 状基本上类似于具有横向长度(L_c)、横向宽度(W_c)和沟道高度(H_c) 的薄矩形板。在一个实施例中，沟道结构(160)包括具有约250nm的横 向长度(L_c)、约10nm的横向宽度(W_c)和约15nm的沟道高度(H_c) 纳米棒。

参照图1C，其示出了沿着图1B的线a’-b’截取的被示例性器件的源极 (140)和漏极(190)区夹设的沟道结构(160)的侧向截面图。纳米棒的 提供可利用自底向上法(例如，通过合适的材料选择生长在期望的纳米级 结构中)或自顶向下法(例如，通过准确地将合适的材料的体积量降低至 期望的纳米级结构)、或它们的合适的组合。在一些实施例中，通过先提 供硅基块体材料在合适的深度和位置掺杂以形成源极/漏极区、然后准确地 蚀刻和降低至理想的纳米剖面可获得纳米棒。在一些应用中，可使砷化镓 铟(InGaAs)纳米棒，因为它们提供更高的电子迁移率。

请参照图2A至图2G，其示出了根据本发明的一个实施例的处于用于 性能增强的沟道应变应用工艺的各个阶段的VGAA沟道结构的截面图。

图2A示出了沟道结构(160)(如图1C中所示)的纵向侧截面图， 其中，将对沟道结构(160)进行应变实施步骤以增强其性能。形成周围栅 极结构(170)时，准备进行沟道应变工艺。

参照图2B，进行硬掩模(220)的沉积和其图案化用以准备选择性蚀 刻沟道结构(160)。因为要对纳米级沟道结构(160)的长且窄的俯视剖 面上选择地进行蚀刻工艺(如图3B所示)，所以硬掩模(220)的图案化 将主要集中在沟道结构区周围，从而留下主要位于沟道结构(160)上方的 选择位置处的开口同时保护剩余的下面组件。

参照图2C，穿过硬掩模(220)中的开口在沟道结构(160)上进行基 本上垂直的选择性蚀刻，从而在沟道结构(160)中形成至少一个间隙(230)。 在一些实施例中，垂直挖掘的间隙(230)具有类似于具有高长宽比的深且 窄的盲孔的剖面，其从漏极区(190)延伸穿过沟道区(160)进入源极区 (140)，但不会垂直穿透源极结构。根据沟道结构(160)的横向长度和/ 或器件的具体操作要求，可提供具有基本上相同的结构剖面的多个间隙 (230)。如图2C中示出的的实例所示，设置有两个垂直延伸间隙(230)。 在一些实施例中，间隙(230)沿着沟道结构(160)的横向长度的位移间 隔基本上规律。此外，在一些实施例中，沟道结构(160)中的间隙(230) 很宽，足以将窄剖面的纳米结构划分为多个结构分隔开的沟道部分(161) (例如，沿着y轴的间隙宽度基本上与沟道结构的沟道宽度(W_c)相同)。

如图2C中示出的实例所示，剖面基本上相同的两个垂直延伸间隙 (230)沿着后沟道长度以基本上规律的间隔设置，从而将沟道结构(160) 划分为三个结构分隔开的且基本上相同的沟道部分(161)。本领域的技术 人员在阅读本发明之后将理解，根据器件的其他设计考虑和/或具体操作要 求可利用其他间隙位移/尺寸布置。例如，对于其俯视截面图不同于长且窄 的矩形剖面的纳米级沟道结构，可相应地调整间隙配置以适于特定的器件 剖面布置。此外，在一些应用中，不需要间隙的尺寸是相同的。

参照图2D，进行间隙填充工艺，其中，垂直延伸间隙(230)填充有 一种或多种合适的材料以形成具有合适特性的沟道应力源(240)。能够在 沟道结构(160)中产生横向应变(例如，在沿着x轴的侧向纵向上)的材 料通常为该工艺的合适候选材料。此外，间隙填充材料可具有良好的间隙 填充属性，因为这些属性有助于适当地填充低剖面的高长宽比的间隙。在 一个实施例(如本实例所示)中，设置在间隙(230)内的间隙填充材料所 达到的高度基本上等于漏极部分(190)的高度。换言之，填充产生的顶面 与垂直设置的漏极部分(190)基本上齐平。在其他实施例中，将填料的高 度设置为大于漏极部分(190)的高度，然后，在后面的制造阶段将填料凹 进回至基本上齐平的状态(如图6和图7所示，这将在后面给出更为详细 的讨论)。

为了增强n型沟道器件(例如，NMOSFET)的形成，通常期望使用在 沟道结构(160)中产生侧向压缩/膨胀应变的间隙填充材料。对于沟道器 件，因为纳米级沟道结构(160)在水平x-y平面上被全环栅结构(170) 周围性包围，所以栅极材料的结构刚性通常抑制纳米棒沟道侧向扩展出由 环绕的栅极结构(170)限定的边界以外。因此，因为具有侧向扩展属性的 间隙填充材料填充式地设置在间隙(230)内以形成N型应力源(240)， 所以，由其产生的侧向扩展应变(与来自水平包围的栅极结构的结构抑制 力协作)可导致纳米级沟道(161)沿着沟道方向基本上垂直伸展(即，沿 着z轴，以类似于挤压牙膏管的侧壁的方式)，从而产生与晶体管器件的 垂直沟道方向对齐的拉伸应变。

如图2D所示，示例性n型沟道结构的垂直纳米沟道(例如，沟道部分 161)经历了来自相邻的插入应力源(240)的侧向压缩应变(如向外指箭 头所示)，进而被压缩以沿着z轴向上垂直伸展。由于垂直延伸拉伸应变 对齐于垂直布置的纳米棒沟道结构的垂直沟道方向，可增强电荷载流子(在 这种情况下为电子)的迁移率。适用于制造N型应力源的示例性材料为硅 锗(SiGe)，因为硅锗的晶格常数大于硅的晶格常数，因此适用于在硅基 纳米棒沟道中产生延伸膨胀应变。然而，根据具体的操作要求或设计考虑 (诸如对纳米棒沟道的材料的选择)还可采用显示出相似属性的其他材料 (或材料的组合)。

相反地，为了增强p型沟道器件(例如，PMOSFET)的性能，可应用 相反的材料。对于P-沟道器件，通常期望使用产生侧向拉伸/收缩应变的间 隙填充材料形成p型应力源，因为来自应力源的侧向收缩应变(与来自周 围栅极结构的结构接合力协作)会导致纳米沟道(例如，沟道部分161) 基本上沿着沟道方向(即，沿着z轴)垂直收缩，从而产生与沟道结构(160) 的垂直沟道方向对齐的压缩应变。由于垂直压缩收缩应变与垂直布置的纳 米棒沟道结构的垂直沟道方向对齐，所以可增强电荷载流子(在这种情况 下为电洞)的迁移率。适用于制造p型应力源的示例性材料为碳化硅(SiC)， 因为碳化硅的晶格常数小于硅的晶格常数，因此适于在硅基纳米棒沟道结 构中产生收缩的拉伸应变。然而，如上所述，根据具体的操作要求或设计 考虑(诸如，对纳米棒沟道的材料的选择)，还可采用显示出相似属性的 其他材料(或材料的组合)。

在一个实施例中，如图2D中所示，通过外延生长诸如硅锗(SiGe)的 合适的半导体材料设置间隙填充材料。如上所述，外延生长硅锗应力源 (240)会导致纳米沟道(161)中的期望的垂直拉伸应变，以增强N-沟道 器件的性能。

请先参见图4，在可选的实施例中，通过沉积介电材料的组合进行间 隙填充工艺。具体地，由第一介电材料组成的间隔层(410)穿过硬掩模(220) 限定的开口设置在沟道结构(160)的暴露的表面。间隔层(410)的覆盖 还可包括在垂直间隙(230)中暴露且可穿过垂直间隙(230)暴露的源极 (140)和漏极(190)区的侧表面和底表面。间隔层(410)提供了间隙(230) 中的暴露的表面的完全覆盖而不是填充间隙(230)。然后，在间隔层(410) 上设置由第二介电材料组成的填料(420)以完全填充沟道结构(160)中 的间隙。电介质填充的沟道结构(160)随后进行退火以完成间隙填充工艺。 在一些实施例中，第一介电材料和第二介电材料分别是二氧化硅(SiO₂) 和氮化硅(SiN)。与前述实施例相同，使用该电介质组合的应力源会在沟 道结构(160)中提供侧向膨胀应变，从而导致纳米沟道(161)中的拉伸 应变，该拉伸应变可增强N-沟道器件的性能。

参照图5，在另一个可选实施例中，通过沉积介电材料和半导体材料 的组合进行间隙填充工艺。与先前实施例相似，由二氧化硅(SiO₂)组成 的间隔层(510)穿过硬掩模(220)限定的开口设置在沟道结构(160)的 暴露表面上。间隔层(510)的覆盖还包括垂直间隙(230)中暴露且可穿 过垂直间隙(230)暴露的源极(140)和漏极(190)区的侧表面和底表面。 间隔层(510)提供了间隙(230)中的暴露的表面的完全覆盖而不是填充 间隙(230)。然后，在间隔层(4510)上设置由介电材料(诸如，多晶 SiGe)组成的填料(520)以完全填充沟道结构(160)中的间隙。完全填 充的沟道结构(160)随后进行氧化工艺以在其纳米沟道之间形成SiGeOx。 以相似的方式，纳米沟道之间的SiGeOx会在沟道结构(160)中提供侧向 膨胀应变，从而导致可增强N-沟道器件的性能的期望垂直拉伸应变。

向回参照图2E，在沟道结构(160)中插入间隙填充材料时，进行硬 掩模去除步骤。可使用化学机械平坦化(CMP)工艺去除硬掩模(220)且 暴露出漏极部分(190)的顶面，从而提供图2E中所示的生成结构。因此， 形成插入每对相邻垂直沟道(161)之间的应力源(240)。

图2F示出了示例性VGAACMOS器件的横向截面图。在适当位置插 入沟道应力源时，可进行漏极硅化物(260/260’)的形成。漏极硅化物 (260/260’)为后续形成通孔/接触件提供了连接界面。

参照图2G，形成漏极硅化物时，在VGAA器件的现有介电层(180) 上进一步设置层间电介质(270)。然后，使用可行的技术在适当的位置制 造接触件/通孔(280)以使信号能够进入器件。

图3示出了根据本发明的一个实施例的结合沟道应力源的VGAA器件 的俯视截面图。与图1B所示的俯视图相似，图5的俯视截面图示出了具有 大多数部分设置在氧化物扩散有源区(由“OD”表示)上的示例性VGAA器 件。栅极结构(170)围绕沟道结构(160)周围地布置。可为垂直沟道器 件提供源极接触件(155)和栅极接触件(175)。本实施例中的沟道结构 (160)具有长且窄的基本上为矩形的俯视剖面，并且基本上沿着x轴延伸。 在一些实施例中，沟道结构(160)包括具有介于约1nm至约10μm范围 内的横向长度(L_c)、介于约1nm至约50nm范围内的横向宽度(W_c)、 以及介于约1nm至约100nm范围内的垂直高度(H_c)的纳米棒。在沟道 结构(160)中，沿着横向长度(L_c)以基本上不变的间隔位移设置垂直延 伸应力源(240)，从而将沟道结构(160)划分为多个纳米沟道(161)。 在一个实施例(如图5中所示)中，实施三个基本上均匀间隔且结构相同 的垂直沟道应力源(240)，每个垂直沟道应力源(240)具有介于约1nm 至约100nm范围内的应力源长度(L_s)、介于约1nm至约50nm范围内 的应力源宽度(W_s)(基本上等于沟道结构的宽度(W_c))以及基本上与 源极-沟道-漏极堆叠件相匹配的应力源高度(H_s)。当然，应该根据器件的 具体设计考虑和/或具体操作要求选择应力源(240)的具体数量和布置， 因此应力源(240)的具体数量和布置不限于本示例性实施例所示的特定配 置。此外，尽管在本实例中应力源的宽度(W_s)基本上与沟道结构(W_c) 的宽度相匹配，但是在其他实施例中可采用不同尺寸的布置。例如，一些 实施例可使用未将沟道(160)结构性划分成一个以上的分隔开的沟道部分 的较窄垂直应力源，但是，其他实施例可使用较宽的垂直应力源，其应力 源宽度(W_s)大于沟道的平均宽度。在一些实施例中，可使用具有不同尺 寸的应力源组合。

尽管VGAA架构本身相对于现代常规平面型器件提供了诸多优势并且 能够持续进行半导体工业寻求的缩小尺寸比例趋势，但是，我们相信通过 沟道应变的概念可实现性能的进一步增强。然而，因为沿着z轴垂直限定 的VGAA器件的沟道方向从垂直对齐的源极和漏极区开始，所以，不再应 用常规的平面型沟道应变技术(其可包括衬底应变基础系统和/或制程应变 基础系统)。本文公开的VGAA器件中的沟道应变的方法和结构可提供一 种可靠且有效的方案，该方案容易与现有制造设备和技术相兼容。

因此，本发明的一个方面提供了半导体器件，其包括：源极区；与源 极区基本上垂直对齐的漏极区；桥接在源极区和漏极区之间且限定基本上 垂直的沟道方向的沟道结构；以及垂直布置在源极区和漏极区之间且包围 沟道结构的栅极结构；其中，沟道结构包括彼此基本上并列垂直延伸的多 个沟道，每个沟道桥接源极区和漏极区，并且每对相邻的沟道之间插入至 少一个应力源且应力源基本上沿着垂直沟道方向延伸；应力源影响相邻沟 道上的侧向应变，从而在垂直沟道方向上使沟道发生应变。

因此，本发明的另一方面提供了用于提高半导体器件中的载流子迁移 率的方法，该方法包括：在包括限定基本上垂直的沟道方向的沟道结构和 围绕沟道结构周围地布置的栅极结构的半导体结构中，基本上沿着垂直沟 道方向选择性蚀刻沟道结构以形成至少一个垂直延伸的间隙；以及用间隙 填充材料填充间隙以在沟道结构中形成至少一个垂直延伸的应力源，其中， 应力源影响沟道结构中的侧向应变，从而在垂直方向上使沟道结构发生应 变。

因此，本发明的再一方面提供了用于提高垂直全环栅半导体器件中的 载流子迁移率的应变结构，该应变结构包括：限定了基本上垂直的沟道方 向的沟道结构，该沟道结构包括彼此基本上并列垂直延伸的多个沟道，每 个沟道桥接半导体器件的源极区和漏极区；以及插入每对相邻沟道之间且 基本上沿着垂直沟道方向延伸的至少一个应力源，其中，应力源影响相邻 沟道上的侧向应力，从而在垂直方向上使沟道发生应变。

上面论述了若干实施例的部件，使得本领域的技术人员可以更好地理 解本发明的各个方面。本领域的技术人员应该理解，可以很容易地使用本 发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的 和/或实现相同优点的工艺和结构。本领域的技术人员也应该意识到，这种 等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范 围的情况下，可以进行多种变化、更换以及改变。