一种数字晶体管栅介质层工艺可靠性鉴定的测试结构

摘要

本发明公开了一种数字晶体管栅介质层工艺可靠性鉴定的测试结构，包括位于下层的有源区和位于上层的大块多晶硅顶电极，所述有源区和大块多晶硅顶电极都呈条带状，有源区和大块多晶硅顶电极相互交替错开，并且相邻的条带边缘部分重叠。本发明通过采用有源区和大块多晶硅顶电极相互交替重叠的结构，节约了大量的测试面积和测试时间，使得测试更加高效、经济。