半导体集成电路的设计方法和测试方法

摘要

在对半导体集成电路中包含的多个扫描线2、3分别输入时钟进行扫描测试的半导体集成电路的测试方法中，至少对一部分扫描线输入变更了占空比的时钟CLK1、CLK2来进行扫描测试。由此，避免了多个扫描线上的电路一下同时工作，抑制时钟工作时的功耗，能以高精度进行测试。