改变数据传送速度的存储系统和改变数据传送速度的方法

摘要

提供了一种改变数据传送速度的存储系统和改变数据传送速度的方法。一种存储系统的存储装置包括：装置直接存储器存取(DMA)，被构造为基于提供给DMA队列的数据的大小信息来计算数据传送量；命令管理器，被构造为从装置DMA接收数据传送量并且使用速度模式表来计算传送速度；以及装置接口，被构造为将传送速度传送给主机。

说明书

本美国非临时专利申请依据35 U.S.C.§119要求于2013年7月25日 向韩国知识产权局提交的韩国专利申请No.10-2013-0088109的优先权，该 申请的公开内容整个地通过引用合并于此。

技术领域

本发明构思涉及一种存储系统，更具体地，涉及一种能够改变数据传送 速度的存储系统以及改变该存储系统的数据传送速度的方法。

背景技术

存储系统可由主机和存储装置构成。主机和存储装置可通过各种接口互 连，诸如通用闪存(UFS)接口、串行高级技术附件(SATA)接口、小型计算 机小型接口(SCSI)、串联SCSI(SAS)、嵌入多媒体卡(eMMC)接口等。当 存储系统用作移动装置时，功耗可降低。

在存储系统的性能与功耗之间可以存在权衡。例如，在数据传送速度快 的情况下，性能得到改进，并且功耗增大。在数据传送速度低的情况下，性 能降低，并且功耗降低。

存储系统可以以满足主机和存储装置的需求的最大速度发送数据。在这 种情况下，可能不必要地消耗功率。

发明内容

本发明构思的示例性实施例提供一种存储系统的存储装置，该存储装置 包括：装置直接存储器存取(DMA)，被构造为基于提供给DMA队列的数据的 大小信息来计算数据传送量；命令管理器，被构造为从装置DMA接收数据传 送量并且使用速度模式表来计算传送速度；以及装置接口，被构造为将传送 速度传送给主机。

在本发明构思的示例性实施例中，装置DMA使用通过装置接口接收的数 据的大小信息来计算所接收的数据量，并且使用将通过装置接口发送到主机 的数据的大小信息来计算将发送的数据量。

装置DMA包括：DMA队列的接收DMA队列，被构造为存储通过装置接口 接收的数据的大小信息；DMA队列的发送DMA队列，被构造为存储将通过装 置接口发送到主机的数据的大小信息；以及DMA管理器，被构造为计算存储 在接收DMA序列中的数据量，计算存储在发送DMA队列中的数据量，并将所 接收的数据量和将发送的数据量作为数据传送量提供给命令管理器。

在本发明构思的示例性实施例中，主机响应于传送速度来改变主机的接 口和存储装置的接口的速度模式。

在本发明构思的示例性实施例中，当数据传送量超过速度模式的余裕时， 命令管理器基于该余裕来改变速度模式。当达到预定速度模式时，命令管理 器改变速度模式。

提供根据本发明构思的示例性实施例的通用闪存(UFS)系统，该系统包 括：UFS装置，包括闪存；以及UFS主机，通过接口连接到UFS装置，并且 被构造为使用从UFS装置提供的传送速度来改变数据传送速度，其中，UFS 装置基于数据传送量来计算传送速度。

在本发明构思的示例性实施例中，UFS装置包括：装置DMA，被构造为基 于数据的大小信息来计算数据传送量；以及命令管理器，被构造为从装置DMA 接收数据传送量并且使用速度模式表来计算传送速度。

在本发明构思的示例性实施例中，所述接口包括装置接口，装置DMA使 用通过该装置接口接收的数据的大小信息来计算所接收的数据量，并使用将 通过该装置接口发送到UFS主机的数据的大小信息来计算将发送的数据量。 装置DMA包括：接收DMA队列，被构造为存储通过装置接口接收的数据的大 小信息；发送DMA队列，被构造为存储将通过装置接口发送到UFS主机的数 据的大小信息；以及DMA管理器，被构造为计算存储在接收DMA队列中的数 据量，计算存储在发送DMA队列中的数据量，并将所接收的数据量和将发送 的数据量作为数据传送量提供给命令管理器。

在本发明构思的示例性实施例中，当数据传送量超过速度模式的余裕时， 命令管理器基于该余裕来改变速度模式。

在本发明构思的示例性实施例中，当达到预定速度模式时，命令管理器 改变速度模式。

在本发明构思的示例性实施例中，所述接口包括主机接口和装置接口， UFS主机响应于传送速度来改变主机接口和装置接口的速度模式。UFS装置使 用Ready_To_Transfer(RTT)UFS协议信息单元(UPIU)、DATA IN UPIU或 RESPONSE UPIU来将传送速度提供给UFS主机。

UFS主机包括：主机DMA，被构造为通过主机接口接收RTT UPIU、DATA IN  UPIU或RESPONSE UPIU；以及命令管理器，被构造为对从主机DMA提供的RTT  UPIU、DATA IN UPIU或RESPONSE UPIU进行解析以确定传送速度。

UFS主机还包括：装置驱动器，被构造为响应于从命令管理器提供的传 送速度来发出速度模式改变命令；以及主机控制器，被构造为响应于速度模 式改变命令来改变主机接口和装置接口的速度模式。

本发明构思的示例性实施例提供一种改变包括主机和存储装置的存储系 统的数据传送速度的方法，该方法包括：基于存储装置中的数据大小信息来 计算数据传送量；接收数据传送量以使用速度模式表来计算传送速度；从存 储装置将传送速度提供给主机；请求装置驱动器将接口的数据传送速度变为 从存储装置提供的传送速度；并且响应于装置驱动器的传送模式改变命令来 改变接口的数据传送速度。

在本发明构思的示例性实施例中，计算数据传送量的步骤包括计算所接 收的数据量和将发送的数据量。改变接口的数据传送速度的步骤包括当数据 传送量超过速度模式的余裕时，基于该余裕来改变速度模式。可替换地，改 变接口的数据传送速度的步骤包括当达到预定速度模式时改变速度模式。

本发明构思的示例性实施例提供一种存储装置，该存储装置包括：第一 模块，被构造为基于在存储装置接收的数据和将从存储装置发送的数据来确 定数据发送量；以及第二模块，被构造为通过使用数据发送量来确定数据传 送速度模式，其中，在第一数据传送速度模式下传送到存储装置的/从存储装 置传送的数据少于在第二数据传送速度模式下传送到存储装置的/从存储装 置传送的数据。

存储装置还包括数据传送速度模式表。

存储装置还包括与第一模块通信地耦合的装置接口。

附图说明

通过参照附图详细地描述本发明构思的示例性实施例，本发明构思的以 上和其他特征将变得更清楚，其中：

图1是示出根据本发明构思的示例性实施例的存储系统的框图；

图2是示出根据本发明构思的示例性实施例的图1中所示的存储系统的 程序过程的时序图；

图3至图5是示出根据本发明构思的示例性实施例的当数据传送速度低 时的峰值功率降低的时序图；

图6是示出根据本发明构思的示例性实施例的随时间的数据传送量的曲 线图；

图7是示出根据本发明构思的示例性实施例的通用闪存(UFS)系统的框 图；

图8至图10是示出根据本发明构思的示例性实施例的图7中所示的UFS 装置计算传送速度的方法的框图；

图11是用于描述根据本发明构思的示例性实施例的图7中所示的UFS主 机改变数据传送速度的方法的框图；

图12是示出根据本发明构思的示例性实施例的存储系统的数据传送速 度改变方法的流程图；

图13是示出根据本发明构思的示例性实施例的随时间的数据传送量的 曲线图；和

图14是示出根据本发明构思的示例性实施例的存储系统的数据传送带 宽的增益的曲线图。

具体实施方式

以下，将参照附图详细描述本发明构思的示例性实施例。然而，本发明 构思可以以各种不同形式实施，并且不应被解释为仅限于所示的实施例。相 似的标号在整个附图和撰写的描述中可以始终表示相似的元件，因此，可以 不重复描述。在附图中，为了清晰起见，可以放大层和区域的大小和相对大 小。

如本文中所使用的，单数形式意图也包括复数形式，除非上下文另有明 确指示。

将理解，当元件或层被称为“在另一元件或层上”、“连接到”、“耦合到” 另一元件或层、或者“与另一元件或层相邻”时，它可以直接在该另一元件 或层上、连接到、耦合到该另一元件或层、或者与该另一元件或层相邻，或 者可以存在介于中间的元件或层。

图1是示出根据本发明构思的示例性实施例的存储系统的框图。参照图 1，存储系统1000包括主机1100和存储装置1200。主机1100包括主机接口 1101，存储装置1200包括装置接口1201。

主机接口1101和装置接口1201通过用于交换数据和信号的数据线DIN 和DOUT以及用于提供功率的功率线PWR连接。主机接口1101和装置接口1201 通过各种接口连接，诸如通用闪存(UFS)接口、串行高级技术附件(SATA) 接口、小型计算机小型接口(SCSI)、串联SCSI(SAS)、嵌入多媒体卡(eMMC) 接口等。

主机1100还包括应用1110、装置驱动器1120、主机控制器1130和缓冲 存储器1140。应用1110可包括在主机1100上执行的应用程序。装置驱动器 1120驱动连接到主机1100的外围装置。例如，装置驱动器1120可驱动存储 装置1200。应用1110和装置驱动器1120可用软件或固件实现。

主机控制器1130可控制主机1100的内部操作。例如，主机控制器1130 响应于装置驱动器1120的写入请求，通过主机接口1101将存储在缓冲存储 器1140中的数据提供给存储装置1200。当接收到读取请求时，主机控制器 1130通过主机接口1101将读取命令发给存储装置1200，并从存储装置1200 提取数据。

缓冲存储器1140可用作主机1100的主存储器或高速缓存存储器、或者 临时存储将提供给存储装置1200的数据的存储器。另外，缓冲存储器1140 可用作用于驱动诸如应用1100、装置驱动器1120等软件的驱动存储器。

存储装置1200通过装置接口1201连接到主机1100。存储装置1200包 括非易失性存储器1210、装置控制器1230和缓冲存储器1240。

非易失性存储器1210可包括闪存、磁性随机存取存储器(MRAM)、相变 RAM(PRAM)、铁电RAM(FRAM、F-RAM或FeRAM)等。装置控制器1230控制 非易失性存储器1210的总体操作，包括写入操作、读取操作、擦除操作等。 装置控制器1230通过地址或数据总线与非易失性存储器1210或缓冲存储器 1240交换数据。

缓冲存储器1240用于临时存储将存储在非易失性存储器1210中的数据 或者从非易失性存储器1210读取的数据。缓冲存储器1240例如可以由易失 性存储器、非易失性存储器、或者易失性存储器和非易失性存储器的组合形 成。

图1中所示的存储系统1000在主机1100和存储装置1200互连的接口部 分消耗大量功率。具体地，当在主机1100与存储装置1200之间高速传送诸 如运动图片等的海量数据时，在接口部分消耗大量功率。存储系统1000可以 是移动装置。

图2是示出根据本发明构思的示例性实施例的图1中所示的存储系统的 程序过程的时序图。参照图2，主机1100(参照图1)将程序命令PGM以及 第一数据DATA1和第二数据DATA2提供给存储装置1200(参照图1)。存储装 置1200响应于程序命令PGM对第一数据DATA1和第二数据DATA2执行程序操 作。在第一程序时间tPROG1期间对第一数据DATA1进行编程，在第二程序 时间tPROG2期间对第二数据DATA2进行编程。

参照图1和图2，主机1100发送第一数据DATA1，存储装置1200临时将 第一数据DATA1存储在缓冲存储器1240(参照图1)中。存储装置1200在非 易失性存储器1210(参照图1)对临时存储在缓冲存储器1240中的第一数据 进行编程。非易失性存储器1210例如在第一程序时间tPROG1期间对第一数 据DATA1进行编程。

在第一数据DATA1的编程结束之后，存储装置1200对第二数据DATA2执 行程序操作。存储装置1200在非易失性存储器1210对临时存储在缓冲存储 器1240中的第二数据DATA2进行编程。非易失性存储器1210例如在第二程 序时间tPROG2期间对第二数据DATA2进行编程。

如图2中所示，如果主机1100发送第一数据DATA1，则非易失性存储器 1210对第一数据DATA1进行编程。主机1100在非易失性存储器1210中对第 一数据DATA1进行编程期间将第二数据DATA2提供给存储装置1200。

参照图2，当非易失性存储器1210对第一数据DATA1进行编程时的程序 时间tPROG1比当主机1100发送第二数据DATA2时的时间t1长。主机1100 传送第二数据DATA2所花费的时间从t1变为t2。在这种情况下，因为在第 一程序时间tPROG1中的空闲时间期间传送第二数据DATA2，所以存储系统 1000的性能可能不受影响。存储系统1000通过延长时间传送时间来降低峰 值功率。因此，可以降低热量和功耗。

在数据传送速度与峰值功率之间可以存在权衡。例如，当数据传送速度 快时，峰值功率增大，当数据传送速度低时，峰值功率降低。在图2中，示 出了第二数据DATA2的第二传送时间t2比第一传送时间t1长的示例。通过 将第二数据DATA2的传送时间从第一传送时间t1变为第二传送时间t2来降 低峰值功率和热量。

图3至图5是示出根据本发明构思的示例性实施例的当数据传送速度低 时的峰值功率降低的时序图。图4中所示的数据传送速度比图3中所示的数 据传送速度长。例如，在图3中，示出了高速传送数据的实施例。在图4中， 示出了低速传送数据的实施例。

参照图3，主机1100(参照图1)在第一传送时间tTRN1期间发送第一 数据DATA1。如果第一数据DATA1的传送结束，则存储装置1200(参照图1) 在非易失性存储器1210(参照图1)中对第一数据DATA1进行编程。非易失 性存储器1210在第一程序时间tPROG1期间对第一数据DATA1执行程序操作。

在非易失性存储器1210正在对第一数据DATA1进行编程时，主机1100 在第二传送时间tTRN2期间传送第二数据DATA2。以与如上所述的方式相同 的方式，主机1100在第三传送时间tTRN3期间传送第三数据DATA3，并且在 第四传送时间tTRN4期间传送第四数据DATA4。非易失性存储器1210在第二 程序时间tPROG2期间对第二数据DATA2执行程序操作，并且在第三程序时间 tPROG3期间对第三数据DATA3进行程序操作。

参照图4，主机1100在第一传送时间tTRN1期间发送第一数据DATA1， 并且在第二传送时间tTRN2’期间发送第二数据DATA2。图4中所示的第二传 送时间tTRN2’比图3中所示的第二传送时间tTRN2长。换句话讲，与图3 中所示的主机1100发送第二数据DATA2的情况相比，图4中所示的主机1100 相对缓慢地发送第二数据DATA2。同样地，图4中所示的第三传送时间tTRN3’ 和第四传送时间tTRN4’比图3中所示的第三传送时间tTRN3和第四传送时 间tTRN4长。

参照图5，在第二传送时间tTRN2’期间产生的峰值功率P2小于在第二 传送时间tTRN2期间产生的峰值功率。当数据传送时间增长或者数据传送速 度变慢时，峰值功率降低。从图5理解，峰值功率降低DIF(＝P1-P2)。

返回到图1，根据本发明构思的示例性实施例的存储系统1000通过在存 储装置1200的非易失性存储器1210中对数据进行编程时使从主机1100到存 储装置1200的数据传送速度变慢来降低热量和功耗。

另外，根据本发明构思的示例性实施例的存储系统1000可通过将数据传 送速度变为适合于实际数据传送量，而不仅仅是主机1100和存储装置1200 的最大传送速度来降低功耗。

图6是示出根据本发明构思的示例性实施例的随时间的数据传送量的曲 线图。参照图6，可根据每单位时间传送的数据量来将速度模式划分为多个 段。例如，可将速度模式划分为第一速度模式A、第二速度模式B和第三速 度模式C。

参照图1，当在主机1100与存储装置1200之间传送数据时，存储系统 1000将速度模式设置为最大速度模式。参照图6，存储系统1000在时间t0 至t6期间使用第三速度模式C来发送数据。在这种情况下，如果数据传送量 小于第三速度模式C的数据传送量，则引起存储系统1000的数据传送带宽上 的损失。

如图6中所示，可通过在t0与t1之间的时间段期间将速度模式设置为 第一速度模式A来传送数据。然而，在t0与t1之间的时间段期间，速度模 式被设置为第三速度模式C，而不是第一速度模式A。同样地，在t1与t2、 t3与t4、t5与t6之间的时间段期间，速度模式被设置为第三速度模式C， 而不是第二速度模式B。因为存储系统1000在所有时间段都被设置为第三速 度模式C，所以在与加灰色阴影并且被标记为“损失”的方框相应的区域中 引起数据传送带宽上的损失。因此，不必要地消耗功率。

然而，图1中所示的存储系统1000能够将速度模式设置为适合于实际数 据传送量，而不仅仅是最大速度模式。参照图6，存储系统1000例如在t0 与t1之间的时间段期间将速度模式设置为第一速度模式A，在t1与t2之间 的时间段期间将速度模式设置为第二速度模式B，并且在t2与t3之间的时 间段期间将速度模式设置为第三速度模式C。另外，存储系统1000在t3与 t4以及t5与t6之间的时间段期间将速度模式设置为第二速度模式B，并且 在t4与t5之间的时间段期间将速度模式设置为第三速度模式C。

根据本发明构思的示例性实施例的存储系统1000可通过将数据传送速 度变为适合于实际数据传送量，而不仅仅是主机1100和存储装置1200的最 大传送速度来降低功耗。

下面，描述本发明构思的各种示例性实施例，在这些示例性实施例中， 存储系统被构造为将速度模式变为适合于实际数据传送量。具体地，描述一 种基于闪存并且用于诸如智能电话的移动装置的UFS系统。

图7是示出根据本发明构思的示例性实施例的UFS系统的框图。参照图 7，UFS系统2000包括UFS主机2100和UFS装置2200。

UFS主机2100包括应用2110、装置驱动器2120、主机控制器2130以及 缓冲RAM 2140。主机控制器2310包括命令管理器2131、主机DMA 2132(DMA 可以支持直接存储器存取)以及功率管理器2133。

由UFS主机2100中的应用2110和装置驱动器2120产生的命令(例如， 写入命令)被提供给主机控制器2130的命令管理器2131。命令管理器2131 使用从装置驱动器2120提供的命令来产生将提供给UFS装置2200的协议或 命令。由命令管理器2131产生的命令被提供给主机DMA 2132。主机DMA 2132 通过主机接口2101将命令发送到UFS装置2200。主机接口2101包括物理层 和数据链接层。

UFS装置2200包括闪存2210、装置控制器2230以及缓冲RAM 2240。装 置控制器2230包括中央处理单元(CPU)2231、装置DMA 2232、闪存DMA 2233、 命令管理器2234、缓冲管理器2235、闪存转换层2236、闪存管理器2237以 及速度模式表2238。

从UFS主机2100传送给UFS装置2200的命令通过装置接口2201而被提 供给装置DMA 2232。装置接口2201包括物理层和数据链接层。装置DMA 2232 将输入命令传送到命令管理器2234。命令管理器2234分配缓冲RAM 2240以 通过缓冲管理器2235接收数据。如果准备好传送数据，则命令管理器2234 将READY_TO_TRANSFER(RTT)UFS协议信息单元(UPIU)发送到UFS主机2100。

UFS主机2100响应于RTT UPIU将数据发送到UFS装置2200。数据通过 主机DMA 2132和主机接口2101而被发送到UFS装置2200。UFS装置2200通 过装置DMA 2232和缓冲管理器2235将所接收的数据存储在缓冲RAM 2240中。 存储在缓冲RAM 2240中的数据通过闪存DMA 2233而被提供给闪存管理器 2237。闪存管理器2237基于闪存转换层2236的地址映射表来将数据存储在 闪存2210的地址处。

如果对于命令和编程的数据传送完成，则UFS装置2200通过接口将响应 发送到UFS主机2100，并向UFS主机2100通知该命令完成。UFS主机2100 基于响应信号来向装置驱动器2120和应用2110通知命令是否完成，并终止 与该命令相应的操作。

图7中所示的UFS系统2000将速度模式变为适合于实际数据传送量。 UFS装置2200计算提供给装置DMA 2232的传送数据量，并使用速度模式表 2238来搜索最佳速度模式和高效率传送速度。UFS装置2200将高效率传送速 度提供给UFS主机2100。UFS主机2100将接口的速度模式变为适合于高效率 传送速度。

图8至图10是示出根据本发明构思的示例性实施例的图7中所示的UFS 装置计算高效率传送速度的方法的框图。

参照图8，装置DMA 2232包括接收DMA队列221、发送DMA队列222以 及DMA管理器223。

接收DMA队列221顺序地存储通过主机接口2101的发送单元Tx和装置 接口2201的接收单元Rx输入的数据的大小信息。如图9中所示，数据DMA Rx1 至DMA RxN的大小信息可被存储在接收DMA队列221中。例如，DMA Rx1具 有512KB的数据大小，DMA Rx2具有256KB的数据大小，DMA RxN具有512KB 的数据大小。

发送DMA队列222顺序地存储将从装置接口2201的发送单元Tx传送到 主机接口2101的接收单元Rx的数据的大小信息。如图9中所示，数据DMA Tx1 至DMA TxN的大小信息可被存储在发送DMA队列222中。例如，DMA Tx1具 有128KB的数据大小，DMA Tx2具有512KB的数据大小，DMA TxN具有256KB 的数据大小。

DMA管理器223对存储在接收DMA队列221中的数据DMA Rx1至DMA RxN 的大小进行求和来计算所接收的总数据量。同样地，DMA管理器223对存储 在发送DMA队列222中的数据DMA Tx1至DMA TxN的大小进行求和来计算将 发送的总数据量。DMA管理器223将所接收的总数据量和将发送的总数据量 提供给命令管理器2234。

命令管理器2234基于与从装置DMA 2232提供的总数据量相关联的信息 和速度模式表2238来确定最佳速度模式和高效率速度模式(参照图7或图 10)。

图10是示出根据本发明构思的示例性实施例的图7中所示的速度模式表 的表。参照图10，速度模式和高效率传送速度被记录在速度模式表2238中。 例如，如果所接收的总数据量或将发送的数据量少于128MB，则将速度模式 设置为第一速度模式A，并且将高效率传送速度设置为1.5Gbps。当所接收的 总数据量或将发送的总数据量在128MB与256MB之间时，将速度模式设置为 第二速度模式B，并且将高效率传送速度设置为3Gbps。在所接收的总数据量 或将发送的总数据量在256MB与512MB之间的情况下，将速度模式设置为第 三速度模式C，并且将高效率传送速度设置为6Gbps。

返回到图7，UFS装置2200将使用总数据量计算的高效率传送速度提供 给UFS主机2100。例如，装置控制器2230的命令管理器2234使用RTT UPIU、 DATA IN UPIU、RESPONSE UPIU等来将高效率传送速度提供给主机控制器2130。 每当装置控制器2230传送RTT UPIU、DATA IN UPIU、RESPONSE UPIU等时， 它发送高效率传送速度。功耗和数据传送带宽损失与发送高效率传送速度的 频率的增大成比例地降低。

主机控制器2310的主机DMA 2132将输入的包括高效率传送速度的RTT  UPIU、DATA IN UPIU或RESPONSE UPIU提供给命令管理器2131。命令管理器 2131对RTT UPIU、DATA IN UPIU或RESPONSE UPIU进行解析来决定高效率 传送速度。命令管理器2131将高效率传送速度发送到装置驱动器2120。

装置驱动器2120基于高效率传送速度来将速度模式改变命令发给主机 控制器2130。主机控制器2130响应于速度模式改变命令来改变主机接口2101 和装置接口2201的数据传送速度。

图11是用于描述根据本发明构思的示例性实施例的图7中所示的UFS主 机改变数据传送速度的方法的框图。参照图11，装置驱动器2120将UFS互 连层命令UIC CMD提供给主机控制器接口(HCI)2135。UFS互连层命令UIC CMD 包括用于改变接口的速度模式的命令。HCI 2135包括主机控制器能力、中断 和主机状态、…、UIC命令寄存器以及销售方特定信息。

UFS互连层命令UIC CMD被提供给UIC命令寄存器。主机控制器2130可 通过设置UIC属性来改变数据传送速度。主机控制器2130通过设置UIC命令 寄存器来将主机接口2101和装置接口2201的数据传送速度变为高效率传送 速度。

主机接口2101和装置接口2201包括作为UFS互连层(UIC)的链接层和 物理层。链接层可被称为“MIPI UniPro”，并且检查通过物理层接收的数据 或信号是否有效。如果无效，则链接层再次向UFS主机2100或UFS装置2200 请求数据。如果有效，则链接层发送应答ACK。物理层可被称为“MIPI M-PHY”， 并且包括发送单元Tx和接收单元Rx。

图12是示出根据本发明构思的示例性实施例的存储系统的数据传送速 度改变方法的流程图。下面，描述图7中所示的UFS系统2000的数据传送速 度改变方法。

在步骤S110中，计算装置DMA 2232的总数据量。参照图8，DMA管理器 223对存储在接收DMA队列221和发送DMA队列222中的数据的大小进行求 和来计算所接收的总数据量和将发送的总数据量。DMA管理器223将与所接 收的总数据量和将发送的总数据量相关联的信息提供给命令管理器2234。

在步骤S120中，基于速度模式表2238来计算高效率传送速度。参照图 8，命令管理器2234基于从装置DMA 2232提供的与总数据量相关联的信息和 速度模式表2238来确定高效率传送速度。

在步骤S130中，将关于高效率传送速度的信息从UFS装置2200发送到 UFS主机2100。UFS装置2200使用RTT UPIU或DATA IN UPIU来将关于高效 率传送速度的信息提供给UFS主机2100。

在步骤S140中，UFS主机2100请求装置驱动器2120将数据传送速度变 为从UFS装置2200提供的高效率传送速度。

在步骤S150中，装置驱动器2120将通知主机接口2101和装置接口2201 的数据传送速度改变的命令发给主机控制器2130。主机控制器2130根据速 度改变命令来改变接口2101和2201的数据传送速度。

在步骤S160中，根据改变的速度，在UFS主机2100与UFS装置2200之 间交换数据。

图7中所示的UFS系统2000基于UFS装置2200计算的数据传送量来改 变主机接口2101和装置接口2201的速度模式。因此，可通过将速度模式变 为适合于实际数据传送量，而不仅仅是最大速度模式来降低数据传送带宽损 失并且降低功耗。

图13是示出根据本发明构思的示例性实施例的随时间的数据传送量的 曲线图。在图13中，示出了频繁改变速度模式的实施例。如上所述，根据本 发明构思的示例性实施例的存储系统1000(参照图1)将速度模式变为适合 于实际数据传送量，而不仅仅是最大速度模式。

参照图13，根据本发明构思的示例性实施例的存储系统1000可在ta至 tf之间的时间段期间频繁地改变速度模式。在图13中，a至f指示速度模式 从第二速度模式B变为第三速度模式C。如果在速度模式边界频繁地改变数 据传送量，则由于速度模式频繁改变，存储系统1000的性能降低。

通过基于余裕(margin)改变速度模式，存储系统1000的性能可以不由 于速度模式的频繁改变而降低。参照图13，当数据传送量超过余裕时，存储 系统1000将速度模式从第二速度模式B变为第三速度模式C。

另外，根据本发明构思的示例性实施例的存储系统1000可在速度模式改 变N次时改变速度模式。例如，当速度模式改变三次时，存储系统1000将速 度模式变为第三速度模式C。在这种情况下，在图13中所示的时间点d，速 度模式变为第三速度模式C。因此，存储系统1000的性能可以不由于速度模 式的频繁改变而降低。

图14是示出根据本发明构思的示例性实施例的存储系统的数据传送带 宽的增益的曲线图。

参照图14，在t0与t1之间的时间段期间，速度模式被设置为第一速度 模式A，在t1与t2、t3与t4以及t5与t6之间的时间段期间，速度模式被 设置为第二速度模式B。因为在t0与t6之间的整个段，存储系统1000的速 度模式没有被设置为第三速度模式C，所以在用加灰色阴影并且被标记为“增 益”的方框所标记的区域中获得数据传送带宽的增益，并且功耗降低。

在t0与t1之间的时间段，速度模式被计算一次。速度模式在t1与t2 之间的时间段期间被计算四次，在t2与t3之间的时间段期间被计算八次， 在t3与t4之间的时间段期间被计算六次，在t4与t5之间的时间段期间被 计算两次，在t5与t6之间的时间段期间被计算三次。通过使当计算速度模 式时的时间间隔变窄来获得数据传送带宽的更高增益。

根据本发明构思的示例性实施例的UFS系统2000可以使用频繁地从UFS 装置2200提供给UFS主机2100的信号来提供关于高效率传送速度的信息， 以增大数据传送带宽的增益。例如，图7中所示的UFS系统2000通过使用 RTT UPIU、DATA IN UPIU或RESPONSE UPIU信号，而不是响应信号将关于高 效率传送速度的信息提供给UFS主机2100来增大数据传送带宽的增益。

根据本发明构思的示例性实施例的存储系统1000可通过改变通道的数 量来改变数据传送速度。这里，通道可以是通过其随发送单元Tx和接收单元 Rx独立地传送数据的单元。图8示出了由通道连接的UFS系统。

根据本发明构思的示例性实施例的存储系统1000可具有多通道结构。当 存储系统1000通过多个通道发送数据时，对通道进行独立划分来传送数据。 具有多通道结构的存储系统1000可通过改变单个通道的数据传送速度或者 改变所激活的通道的数量来降低功耗。

尽管已经参照本发明构思的示例性实施例具体示出并描述了本发明构 思，但是对于本领域的普通技术人员将显而易见的是，在不脱离由权利要求 书限定的本发明构思的精神和范围的情况下，可以对其进行各种改变和修改。