多様なトポロジーを持つマルチFPGAシステムのためのFPGA間信号時間多重化手法

摘要

大規模ASICなどのプロトタイピングのため複数のFPGAから成るマルチFPGAシステムが用いられる．対象回路は複数のFPGAに分割実装されるが，FPGAの端子数は限られているためFPGA間のI／O信号の接続が問題となる場合が多い．この問題を緩和するために時間多重化I／Oが用いられるが，通常のI／Oと比較し遅延が大きいため，システムクロック周波数が低下してしまう．既存研究として，時間多重化I／Oと通常のI／Oを併用し，さらに最適な時間多重化信号の選択を行うことでシステムクロック周波数の低下を抑える手法が提案されているが，全FPGA対間に配線が存在する限られたトポロジーを前提としている．本研究では配線が存在しないFPGA対間の信号に迂回経路を与えることで，既存手法を様々なトポロジーのシステムに適用する手法を提案し，実験により手法の効果とトポロジーによる影響を調べる．実験の結果，最小システムクロック周期が平均で30.8％改善された．