一种用于晶振芯片中的基准源电路设计

摘要

随着人工智能时代电子产品的智能化飞速发展,对手机等终端的要求越来越高,该文结合传统的带隙基准电路原理,分析其优缺点并改进了带隙基准电路.改进的电路包括启动电路模块、带隙核心模块、运放模块等3部分,启动电路取消了电容结构,使得电路能加速启动.采用PNP三极管匹配3个等尺寸的PMOS管设计了带隙核心电路,采用差分+共源结构设计了高增益的运放;仿真结果表明,在-20～+80°C温度范围内,基准电路的温度系数约6.9 ppm/°C,在10 kHz的频率范围内电源抑制比(PSRR)可达到-53 dB以上.