摘要：本文介绍一种抗闩锁能力很强的1-μmn 阱 CMOS 技术的设计、实现和性能测试。其重要特征包括薄外延衬底,用一兆离子注入实现的逆 n 阱,As-P 分层结及自对准二硅化钛（TiSi2）工艺。通过测量器件的电流—电压（I-V）曲线,雪崩击穿电压,亚阈值特性,短沟道效应及薄层电阻详细评价了这种1-μm CMOS 技术。用一兆离子注入及自对准 TiSi2工艺制造的器件,并不背离用相同技术制造的普通器件。由于 n 沟器件采用砷—磷（As-P）双扩散轻掺杂漏（LDD）结构,因此提高了器件的雪崩击穿电压,大大降低了热电子发射。TiSi2工艺的采取可使源—漏及多晶硅栅的薄层电阻降到3Ω/□,而不用 TiSi2其薄层电阻是150Ω/□。对于最佳化的 1-μm 沟道 N 阱 CMOS 器件,其转输延迟时间为150PS,功耗为0.3mW。由于采用了薄外延和逆 N 阱结构,大大改善了器件的抗闩锁能力。如果在源—漏区上形成 TiSi2,并把片子背面衬底接地,就可使闩锁维持电压非常高（13 V）。文章认为,既使用重掺杂衬底上的薄外延层,也有必要在 n+-P+区上形成 TiSi2,以保证器件具有良好的抗闩锁能力。并认为 TiSi2引起发射效率的降低,是提高闩锁维持电压的主要原因。本文还给出了详细的实验结果和讨论。
