一种速度可扩展的时间交织复位运放流水线ADC的设计

摘要

本文提出了一种采用0.18μm CMOS工艺和金属-绝缘体-金属电容器选择的1.2 V、10位、60 Msample/s～360 Msample/s六通道的时间交织复位运放流水线ADC的设计.具体实现包括:采用一种前端电阻-解复用技术来实现6个时间交织通道和低压增益以及偏移补偿技术来减轻时间交织通道间的偏移失配;设计了反馈电流偏置来确保工艺变化过程中电流源偏置的精确性;设计了低电压电流模式子ADC来降低静态功耗;设计了一种可编程时序偏差不敏感时钟发生器来减轻不同通道之间的时序失配.芯片测试结果表明,对于全部速度选项来说,ADC的微分非线性/积分非线性优于0.8 LSB/1.1 LSB,且信噪失真比在55 dB以上,而在60 Msample/s和360 Msample/s时分别消耗83.2 mW和406 mW,整个ADC核面积仅为12.6 mm2.