Dept. of Electron. Commun., G.B.Pant Eng. Coll., Pauri, India;
Dept. of Electr. Eng., IIT Bihta, Bihta, India;
Dept. of Electron. Eng., Indian Inst. of Technol. (BHU), Varanasi, India;
Dept. of Electron. Eng., Indian Inst. of Technol. (BHU), Varanasi, India;
Dept. of Electron. Eng., Indian Inst. of Technol. (BHU), Varanasi, India;
Dept. of Electron. Eng., Indian Inst. of Technol. (BHU), Varanasi, India;
Temperature; Logic gates; Doping profiles; Threshold voltage; Transconductance; Semiconductor process modeling;
机译:具有垂直高斯型掺杂分布的短沟道双栅金属氧化物半导体场效应晶体管的亚阈值摆幅的二维模型
机译:具有垂直高斯型掺杂轮廓的短沟道双栅金属氧化物半导体场效应晶体管的电势分布和阈值电压的二维模型
机译:具有垂直高斯型掺杂轮廓的短沟道双栅金属氧化物半导体场效应晶体管的电势分布和阈值电压的二维模型
机译:具有垂直高斯掺杂型材的双栅极连接场效应晶体管的温度敏感性分析
机译:双掺杂双应变调制掺杂场效应晶体管:3D-SMODFET。
机译:AFM纳米光刻制造的p型双栅极和单栅极无结累积晶体管的电性能比较和电荷传输
机译:双栅极连接隧洞场效应晶体管性能分析:RF稳定性视角