首页> 外国专利> Integrated circuit test mode securisation

Integrated circuit test mode securisation

机译:集成电路测试模式证券化

摘要

The circuit has a logic circuit (2), and storage cells (3) connected to the circuit (2). A connection control module (4) connects the cells, according to a predetermined order, to form a test circuit, when the module`s input (41) receives a valid identification key and the cells receive a test reading or writing control signal. The module connects the cells to form a diversion circuit when the input does not receive the key. An independent claim is also included for a chip card including an electronic circuit.
机译:该电路具有逻辑电路(2)和连接至电路(2)的存储单元(3)。当模块的输入(41)接收到有效的识别键并且单元格接收到测试读或写控制信号时,连接控制模块(4)按照预定的顺序连接单元格以形成测试电路。当输入未接收到密钥时,模块将单元连接起来以形成转移电路。对于包括电子电路的芯片卡也包括独立权利要求。

著录项

  • 公开/公告号EP1560031B1

    专利类型

  • 公开/公告日2006-08-30

    原文格式PDF

  • 申请/专利权人 STMICROELECTRONICS S.A.;

    申请/专利号EP20040293096

  • 发明设计人 BANCEL FREDERIC;HELY DAVID;

    申请日2004-12-22

  • 分类号G01R31/3185;G01R31/317;

  • 国家 EP

  • 入库时间 2022-08-21 21:29:47

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号