JTAG下载方式下FPGA逻辑代码的下载方法

摘要

本发明公开了一种JTAG下载方式下FPGA逻辑代码的下载方法，在支持相同FPGA逻辑代码高速并行下载的同时，允许对同型号的FPGA配置不同的代码，同时提供对各FPGA并行下载过程的监测。其中，所述下载方法包括：将由CPU端口所模拟的JTAG下载信号中的TMS、TCK、TDO和TDI信号输入到CPLD，从CPLD引出独立的JTAG下载信号到各个FPGA，将逻辑代码下载到FPGA。通过对各TDO信号的监测与仲裁，使得系统具有了更高的自我诊断功能和冗余度。