一种JTAG IP核的设计方案及JTAG逻辑定制的一般方法

摘要

本文介绍了一种基于IEEE1149.1标准的JTAG IP核的设计与实现,采用可综合的Verilog HDL进行描述,按设计流程进行仿真验证,仿真结果证实了设计的可行性。同时,根据基于JTAG标准的可测试性设计(DFT,Design For Test)的特点,提出一种通过定制JTAG逻辑来管理DFT逻辑的一般方法。