延迟锁定环路电路和用于生成延迟锁定环路时钟的方法

摘要

一种具有正常模式和省电模式的存储装置的DLL包括用于对外部时钟信号进行缓冲以输出内部时钟信号的时钟缓冲器。省电模式控制器响应于时钟启用信号而产生省电模式控制信号，以限定该正常模式或该省电模式。源时钟产生单元接收该内部时钟信号，以在该省电模式控制信号的控制下产生DLL源时钟信号。相位更新单元基于该DLL源时钟信号执行相位更新操作，以输出DLL时钟信号。