面向高频应用的双沟槽型SiC MOSFET结构及制造方法

摘要

本发明公开了一种面向高频应用的双沟槽型SiC MOSFET结构及制造方法，其中，双沟槽型SiC MOSFET结构构建在N⁺⁺型SiC衬底上的N^‑型SiC外延层，包括：栅极沟槽、源极沟槽、N⁺源区、P型基区、P⁺屏蔽区、N型电流扩展区和N^‑型外延层，其中，N⁺源区和P型基区由上至下排列，P⁺屏蔽区位于P型基区和源极沟槽的下方，N型电流扩展区位于P⁺屏蔽区的外侧，N^‑型外延层位于栅极沟槽的槽底中间区域和N型电流扩展区的下方。该结构既有传统双沟槽型SiC MOSFET的优异静态品质因子，又能够明显降低开关损耗、提高短路耐受能力。