一种用于FPGA比较器的全二进制数据高速比较方法及系统

摘要

本发明涉及一种用于FPGA比较器的全二进制数据高速比较方法及系统，其特征在于，包括以下内容：1)对输入的任意两个二进制数据进行一致性处理；2)判断一致性处理后两数据的符号；3)获取符号位相同的一致性处理后两数据的原码及其对应的反码；4)根据获取的原码及其对应的反码，对一致性处理后两数据中的每一位均进行逻辑化简，生成化简后的两数据；5)比较对应位有效权值互异的化简后的两数据，得到化简后两数据大小关系的表征；6)对化简后两数据大小关系的表征进行判断，确定两数据的大小关系，本发明可广泛应用于人工智能、模式识别、大数据处理、硬件加速方法、人工智能方法和计算中心硬件加速等领域中。