一种用于模数转换器的高速高精度比较器的ASIC设计

摘要

模数转换器在核电子学领域有广泛的应用.作为模数转换器的核心模块——比较器,其高速高精度设计是设计者不断追求的目标,也是设计的难点.本文介绍了一种用于SARADC的高速高精度比较器的设计，首先提出了比较器的设计目标，然后介绍了比较器的结构选择和各部分工作原理以及设计要点，最后给出了主要的仿真结果以及版图设计。由于篇幅所限，本文主要采用定性描述，未对具体设计细节给出定量分析。该比较器已经应用于3MSp/s采样率，10bit精度的SAR型ADC芯片，得到了较好的测试结果，初步验证了设计达到了既定目标。