可集成的高压VDMOS晶体管结构及其制备方法

摘要

本发明公开了一种可集成的高压VDMOS晶体管结构及其制备方法。其结构采用在N型外延层(4)与衬底(1)的界面上设有N型埋层(2)，在N型外延层上设有P型体沟道区(11)和深N+扩散区(5)及P型阱(6)，该P型体沟道区的四周设有P型场限环(7)，该P型体沟道区的内部设有源区，源区内设有N+环(12s)和P+接触区(13)，该深N+扩散区与N型埋层相连接构成漏区引出，在栅氧化层和场氧化层表面设置有多晶硅栅和场板。其制备过程是：注入埋层、生长外延层，在外延层上注入深N+扩散区、P型阱、场限环，并对外延层进行氧化、淀积、刻蚀多晶硅形成多晶硅栅极及场板，用自对准工艺制备体沟道区，在体沟道区内注入源区和在深N+扩散区内注入漏区的接触区。具有击穿电压高的优点，可用于高压功率集成电路。