DDR SDRAM控制电路、DDR SDRAM芯片、PCB板及电子设备

摘要

本发明涉及集成电路技术领域，特别是涉及DDR SDRAM控制电路、DDR SDRAM芯片、PCB板及电子设备。DDR SDRAM控制电路包括：延时锁相环，用于产生预设时钟信号；时钟电路，用于根据预设时钟信号产生至少二倍频以上的参考时钟信号；数据相位选择器；时钟相位选择器；以及逻辑控制器，用于：在进行写操作时，根据参考时钟信号，控制数据选通脉冲DQS与数据脉冲DQ中心对齐。相对于现有DDR SDRAM控制电路的时钟信号，该参考时钟信号至少为二倍频以上的时钟信号，从而使高频时钟信号取代低频时钟信号，因此设计者可以减少或缩短一些连接至接口模块的高速时钟线的走线长度，从而有利于平衡延时控制。