基于FPGA的时分复用级联积分梳状抽取滤波器及其实现方法

摘要

本发明公开一种时分复用级联积分‑梳状抽取滤波器，其包括：多相时钟产生、分配及控制模块；使用时分复用‑流水线累加器的级联的积分滤波模块；采样率转换模块；时分复用的级联梳状滤波模块；同相‑正交(IQ)输入信号复用模块。本发明与传统的级联积分‑梳状(CIC)滤波器结构相比，充分利用了FPGA结构的特点，在降低FPGA芯片内部硬件资源占用的同时可以保持甚至提高电路的运算速度从而提高广泛应用数字通信系统的和基于FPGA实现的级联积分‑梳状(CIC)滤波器结构效率。