首页> 中国专利> 高精细逻辑单元放置的实际放置方法和实际放置结构

高精细逻辑单元放置的实际放置方法和实际放置结构

摘要

第一逻辑单元包括PMOS与NMOS,其中PMOS的源极区与电源线经由第一导线相连接,NMOS的源极区与地线经由第二导线连接,PMOS的漏极区与NMOS的漏极区经由一第三导线相连接,PMOS的栅极与NMOS的栅极经由多晶硅线相连接。第二逻辑单元,第二逻辑单元包括PMOS与NMOS,其中PMOS的源极区与电源线经由第一导线相连接,NMOS的源极区与地线经由第二导线相连接,PMOS的漏极区与NMOS的漏极区经由第三导线相连接,PMOS的栅极与NMOS的栅极经由多晶硅线相连接,第一逻辑单元与第二逻辑单元部分重叠,其中第一逻辑单元的第一与第二导线与第二逻辑单元的第一与该第二导线重叠且相对应连接。

著录项

  • 公开/公告号CN1254864C

    专利类型发明授权

  • 公开/公告日2006-05-03

    原文格式PDF

  • 申请/专利权人 联华电子股份有限公司;

    申请/专利号CN02140922.6

  • 发明设计人 林明德;廖作祥;

    申请日2002-07-10

  • 分类号

  • 代理机构北京市柳沈律师事务所;

  • 代理人马莹

  • 地址 台湾省新竹科学工业园区

  • 入库时间 2022-08-23 08:58:15

法律信息

  • 法律状态公告日

    法律状态信息

    法律状态

  • 2006-05-03

    授权

    授权

  • 2003-03-12

    公开

    公开

  • 2002-11-13

    实质审查的生效

    实质审查的生效

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号