一种集成电路连通率测试系统及其制作方法

摘要

本发明公开一种集成电路连通率测试系统及其制作方法，涉及半导体三维集成技术领域。应用于用于构成集成电路的晶圆，该装置包括：测试组件和测试仪，该测试组件包括：位于该晶圆的上表面和下表面的多个导线和多个测试焊盘，该测试焊盘通过该导线与该晶圆中的一个或多个待测试硅通孔连接，该测试仪包含多个探针；其中，在上述多个探针与该测试焊盘电连接后，该测试仪，用于通过上述多个探针向该测试仪施加电压和/或电流，以根据获取到的电阻率确定一个或多个待测试硅通孔的连通率。能够在保证测试准确性的前提下，简化连通率测试结构，降低测试成本。本发明提供的集成电路连通率测试系统用于半导体三维集成电路的连通率测试。