首页> 中国专利> 存在串行互连的重定时器时实现同步报头抑制延迟优化

存在串行互连的重定时器时实现同步报头抑制延迟优化

摘要

本申请涉及存在串行互连的重定时器时实现同步报头抑制延迟优化。本文公开了与用于串行互连的安全流协议相关联的方法和装置。在实施例中,一种装置包括发射器和接收器。当发射处于报头抑制模式期间时,发射器和接收器被配置为经由链路发射和接收事务层数据包,事务层数据包包括与在预定数量的数据块之后传输的有序集的传输相关联的指示符。还公开了附加特征和其他实施例。

著录项

  • 公开/公告号CN111666244A

    专利类型发明专利

  • 公开/公告日2020-09-15

    原文格式PDF

  • 申请/专利权人 英特尔公司;

    申请/专利号CN202010081416.6

  • 申请日2020-02-06

  • 分类号G06F13/42(20060101);

  • 代理机构11322 北京尚诚知识产权代理有限公司;

  • 代理人龙淳;熊剑

  • 地址 美国加利福尼亚州

  • 入库时间 2023-06-19 08:16:01

法律信息

  • 法律状态公告日

    法律状态信息

    法律状态

  • 2022-03-15

    实质审查的生效 IPC(主分类):G06F13/42 专利申请号:2020100814166 申请日:20200206

    实质审查的生效

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号