用于晶体振荡器电路的低相位噪声技术

摘要

在用于与晶体振荡器一起使用的低相位噪声技术的各方面，偏置控制电路对第一晶体管的栅极设置吸收或源出与所感测的共模信号相对应的电流量所需要的偏置电压。使用耦合在晶体振荡器的两个端口上的共模感测电路来感测所感测的共模信号，并且由电流源提供电流。偏置电压由偏置控制器设置，偏置控制器使用耦合至共模感测电路和第一晶体管的第二晶体管。

说明书

相关申请的交叉引用

本申请要求于2014年9月5日提交的美国临时专利申请序列号62/046,774的优先权，其公开内容通过引用并入本文。

背景技术

晶体振荡器是现代计算装置的主力，提供用于导出设置计算装置的性能极限的时钟、音调和波形的稳定参考。例如，晶体振荡器可以用于导出专用集成电路(ASIC)的系统时钟，并且ASIC的性能可以取决于振荡器的稳定性和从其导出的系统时钟。因此，ASIC可以包含针对晶体振荡器中的损耗和由于将晶体振荡器耦合至ASIC而产生的损耗进行补偿的电路。

与晶体振荡器耦合的片上电路、现场可编程门阵列(FPGA)、处理器或ASIC可以包括补偿和控制电路，诸如感测电路和偏置控制电路，其被设计为针对连接在晶体振荡器的两个端口上的晶体管设置偏置电压。感测电路感测晶体振荡器的两个端口上的共模信号，并且偏置控制电路针对晶体管设置偏置电压以补偿损耗。通常，偏置控制电路包括在一个输入上使用由电压基准发生器提供的电压来驱动的运算放大器(op-amp)。然而，op-amp和电压基准发生器引入噪声，并且可能不适合与一些协议和标准一起使用。例如，IEEE802.11ac需要也许利用可用op-amp和电压基准发生器不能实现的相位噪声性能。

发明内容

该发明内容介绍了利用用于与晶体振荡器一起使用的偏置控制电路来实现的低相位噪声技术的构思，并且该构思在下面的详细说明中进一步描述和/或在附图中进一步示出。因此，该发明内容既不应当被视为描述本质特征，也不应当用于限制所要求保护的主题的范围。

在一方面，可以实现一种用以控制晶体振荡器的电子电路。共模感测电路耦合至晶体振荡器的两个端口，并且可以感测两个端口上的共模信号。第一晶体管也耦合至晶体振荡器的两个端口。偏置控制器被实现为基于所感测的共模信号来对第一晶体管的栅极设置偏置电压。偏置控制器包括第二晶体管，第二晶体管的栅极耦合至共模感测电路，并且第二晶体管的源极电阻性地耦合至第一晶体管的栅极。

描述了一种用于控制晶体振荡器的方法，该方法包括将共模感测电路耦合至晶体振荡器的两个端口。该方法包括感测晶体振荡器的两个端口上的共模信号。该方法还包括将第一晶体管耦合至晶体振荡器的两个端口，将偏置控制器中的第二晶体管的栅极耦合至共模感测电路，并且将偏置控制器中的第二晶体管的源极耦合至第一晶体管的栅极。基于所感测的共模信号通过偏置控制器来对第一晶体管的栅极设置偏置电压。

描述了一种包括晶体振荡器的系统。该系统还包括耦合至晶体振荡器的两个端口并且被实现为感测两个端口上的共模信号的共模感测电路。该系统还包括耦合至晶体振荡器的两个端口的第一晶体管，并且包括偏置控制器。偏置控制器包括第二晶体管，第二晶体管的栅极耦合至共模感测电路，第二晶体管的源极耦合至第一晶体管的栅极，并且偏置控制器被实现为基于所感测的共模信号来对第一晶体管的栅极设置偏置电压。

以上是发明内容，并且因此必然包含细节的简化、概括和省略；因此，本领域技术人员将理解，发明内容仅是说明性的，而不旨在以任何方式进行限制。仅由权利要求限定的本文中所描述的装置和/或处理的其它的方面、发明特征和优点将在本文中所阐述的附图和非限制性详细说明中变得显而易见。

附图说明

参考以下附图描述利用用于与晶体振荡器一起使用的偏置控制电路来实现的低相位噪声技术的细节。可以始终使用相同的附图标记来指代附图中所示的相似的特征和部件，在附图中：

图1示出了包括各种计算装置的操作环境，其中可以实现用于与晶体振荡器一起使用的偏置控制电路的各方面。

图2示出了其中可以实现用于与晶体振荡器一起使用的偏置控制器的各方面的示例电路。

图3示出了使用耦合至基准电压发生器的运算放大器的传统的偏置控制电路。

图4进一步示出了其中可以实现用于与晶体振荡器一起使用的偏置控制器的各方面的示例偏置控制电路。

图5示出了根据一个或多个方面的用于与晶体振荡器一起使用的偏置控制器的示例方法。

图6示出了其中可以实现用于与晶体振荡器一起使用的偏置控制器的各方面的示例片上系统(SoC)环境。

图7示出了可以实现用于与晶体振荡器一起使用的偏置控制器的各方面的示例装置的各种部件。

具体实施方式

在利用用于与晶体振荡器一起使用的偏置控制器来实现的低相位噪声技术的各方面，电子电路控制晶体振荡器。共模感测电路耦合至晶体振荡器的两个端口，并且被实现为感测该两个端口上的共模信号。第一晶体管也耦合至晶体振荡器的两个端口。偏置控制器被实现为基于所感测的共模信号来对第一晶体管的栅极设置偏置电压。偏置控制器包括第二晶体管，第二晶体管的栅极耦合至共模感测电路，并且第二晶体管的源极电阻性地耦合至第一晶体管的栅极。

在利用用于与晶体振荡器一起使用的偏置控制器来实现的低相位噪声技术的各方面，共模感测电路可以利用一对等值电阻器来实现。另外，共模感测电路、第一晶体管和偏置控制器可以实现为第一芯片，诸如片上系统(SoC)，并且晶体振荡器可以实现为第二芯片。

在利用用于与晶体振荡器一起使用的偏置控制器来实现的低相位噪声技术的其他方面，第一晶体管可以耦合至电流源，并且偏置电压还根据流入或流出电流源的电流的量来设置。第一晶体管的栅极可以通过电容器耦合至时钟分配电路，并且时钟分配电路可以生成用于处理符合IEEE 802.11标准(诸如802.11ac)信号的时钟。此外，第二晶体管的源极可以耦合至接地电容器和接地电阻器。

虽然用于晶体振荡器的低相位噪声技术的特征和构思可以在任何数目的不同的装置、系统、环境和/或配置中实现，但是用于晶体振荡器的低相位噪声技术的各方面在以下示例装置、系统和方法的上下文中描述。

图1示出了包括各种计算装置的环境100，其中可以实现利用用于与晶体振荡器一起使用的偏置控制器来实现的低相位噪声技术的各方面。在该示例环境100中，第一用户装置102和第二用户装置104每个可以包括用于与晶体振荡器一起使用的偏置控制器。第一用户装置102被示出为膝上型计算机，并且第二用户装置104被示出为蜂窝电话，并且更具体地被示出为智能电话。然而，应当认识到，第一用户装置102和/或第二用户装置104可以是任何合适类型的计算装置，诸如平板电脑、机顶盒、卫星接收机、有线电视接收机、接入点、台式计算机、游戏装置、车辆导航系统等。

在该示例中，第一用户装置102和第二用户装置104包括通信能力，并且被配置成分别由通信链路108和通信链路110示出地与路由器106通信。通信链路108和/或通信链路110可以实现为无线连接、有线连接或其组合。此外，通信链路108和/或通信链路110可以是单向或双向(即，双方向)通信链路。在本公开的一方面，通信链路108和通信链路110表示使用符合IEEE 802.11Wi-Fi标准(诸如IEEE 802.11ac)的信号的通信链路。

路由器110被实现为例如通过使用调制解调器发送和接收信息来与第一用户装置102和第二用户装置104通信。路由器110还经由连接114连接到网络112。网络112可以是因特网、内联网、局域网(LAN)、广域网(WAN)、体域网(BAN)等。因此，连接114可以是无线连接、有线连接或其组合。例如，路由器106可以通过使用以太网电缆以连接到因特网和使用无线Wi-Fi链路以连接到第一用户装置102来将第一用户装置102连接到因特网。路由器106可以将数据从第一用户装置102和/或从第二用户装置104传送到网络112。此外，路由器106可以将数据从网络112传送到第一用户装置102和/或第二用户装置104。数据可以包括视频、音频、照片、文本、语音和/或文件等。此外，虽然路由器106被示出为与第一用户装置102和第二用户装置104分离的部件，但是第一用户装置102和/或第二用户装置104可以包括路由器106作为部件，并且从而直接与网络112通信。

第二用户装置104(例如，移动装置，诸如移动电话或平板装置)还经由通信链路118与蜂窝塔116通信。在示例中，通信链路118是无线链路。蜂窝塔116可以是单个蜂窝塔，或者可以是布置在网络中并且被配置成允许第二用户装置104在不丢失通信链路的情况下从一个位置移动到另一位置的多个蜂窝塔。例如，每个蜂窝塔可以使用公共“切换”技术将其与第二用户装置104的相应通信链路转移到另一蜂窝塔。此外，应当理解，蜂窝塔116用于讨论目的，并且可以是任何其他合适类型的装置，诸如卫星、有线电视前端、地面电视广播塔、与USB电缆或以太网电缆连接的装置等。因此，经由通信链路118与第二用户装置104的通信可以通过有线连接、无线地或其组合来发生。

第一用户装置102、第二用户装置104和/或路由器106可以实施本公开的各方面。例如，第一用户装置102、第二用户装置104和/或路由器106可以包括晶体振荡器，并且实施利用用于与晶体振荡器一起使用的偏置控制器来实现的偏置控制电路的各方面。第一用户装置102、第二用户装置104和/或路由器106还可以包括通用和/或专用处理器、ASIC、现场可编程门阵列(FPGA)、专用标准产品(ASSP)、系统级芯片系统(SoC)和/或复杂可编程逻辑器件(CPLD)，其中任何一个可以利用从偏置控制电路的各方面导出的信号来被钟控，该偏置控制电路利用用于与晶体振荡器一起使用的偏置控制器来实现。

图2示出了示例电路200，其中可以实现利用用于与晶体振荡器一起使用的偏置控制器来实现的低相位噪声技术的各方面。示例电路200包括片外晶体202和芯片204。芯片204可以是ASIC、通用处理器、专用处理器、现场可编程门阵列(FPGA)、专用标准产品(ASSP)、片上系统(SoC)、复杂可编程逻辑器件(CPLD)、其组合等。在本公开的一方面，片外晶体202是与芯片204分离的芯片封装件。在本公开的另一方面，片外晶体202是与芯片204分离的裸片，并且片外晶体202和芯片204封装在同一芯片封装件中。

在该示例中，片外晶体202包括晶体振荡器以及端口206-1和206-2，并且使用端口206-1和206-2耦合至芯片204。端口206每个可以被配置为输入端口或输出端口，并且该端口使得能够在片外晶体202与芯片204之间进行信号传输。可替代地，端口206是专用的，使得端口206-1或206-2中的一个是输入端口，另一个是输出端口。在本公开的一方面，端口206-1将输出信号从片外晶体202传送到芯片204，并且端口206-2将输入信号从芯片204传送回片外晶体202。片外晶体202可以使用从芯片204接收的输入信号来调整来自片外晶体202的输出信号，诸如期望频率处的振荡分量的输出信号。

芯片204包括用以补偿损耗并且向片外晶体202提供输入的电路。损耗可能是由于包括片外晶体202的晶体振荡器中的缺陷引起的，并且可能包括幅度、相位和/或频率方面的信号变化。此外，损耗可能是由于实现片外晶体202、端口206和/或芯片204时的缺陷引起的，诸如非理想的接合、焊接、布线、放置等。

芯片204包括偏置控制电路208、共模感测电路210、电流源212和晶体管214，晶体管214耦合至片外晶体202的端口206 1和206-2。例如，晶体管214的漏极耦合至端口206-1，并且晶体管214的栅极通过电容器216耦合至端口206-2。晶体管214的漏极还耦合至电流源极212，并且晶体管214的源极接地。电流源212处于幅度控制下，并且因此可以源出或吸收幅度控制所需的电流量。例如，电流源212可以根据所感测的共模信号中的摆动量来源出或吸收一定量的电流。在本公开的一方面，晶体管214是场效应晶体管(FET)。在实现中，偏置控制电路208、共模感测电路210、电流源212和/或晶体管214在片上系统(SoC)上实现。

共模感测电路210耦合至片外晶体202的端口206，并且共模感测电路可以感测端口206-1和206-2上的共模信号。在该示例中，共模感测电路210被示出为包括第一电阻器218和第二电阻器220。在本公开的一方面，共模感测电路210包括一对等值电阻器。例如，电阻器218的电阻值可以与电阻器220的电阻值相同或相似。此外，可以选择电阻器218和220以最小化诸如选自相同批次和/或制造日期的它们各自的电阻值之间的差异。共模感测电路210还耦合至偏置控制电路208。如示例中所示，来自电阻器218与电阻器220之间的信号耦合至偏置控制电路208。

偏置控制电路208可以包括偏置控制器，偏置控制器基于来自共模感测电路210的所感测的共模信号来设置晶体管214的栅极上的电压。例如，所感测的共模信号可以包括需要一定量的电流流入或流出电流源212的摆动量，并且偏移控制电路208可以设置晶体管214的栅极上的电压以源出或吸收所需的电流量。晶体管214的栅极上的信号通过电容器216耦合用于时钟分配，时钟分配可以包括时钟分配电路，诸如AC缓冲器、放大器、锁相环、直接数字合成器、滤波器、其组合等。时钟分配电路可以导出用于芯片204的部件(诸如处理器和/或逻辑门(未示出))的系统时钟。

图3示出了传统的偏置控制电路300的示例。通常使用耦合至基准电压发生器304的运算放大器(op-amp)302，基准电压发生器304生成基准电压并且耦合至op-amp的负端子。基准电压发生器304还可以耦合至电流源，如上所述。为了简单起见，未示出通常利用op-amp实现和基准电压发生器来实现的其它电路元件。op-amp 302的正端子耦合至共模感测电路306，诸如共模感测电路的电阻器之间。来自共模感测电路306的所感测的共模信号被提供给op-amp 302的正端子，并且由于op-amp 302试图使正端子与负端子之间的差异最小化，所以基于所感测的共模信号中的摆动量的所需量的电流流过电阻器308，电阻器308耦合至晶体管310的栅极，晶体管310耦合至片外晶体的端口。由于所需量的电流流过电阻器308，从而对晶体管310的栅极设置偏置电压。如上所述，可以从op-amp 302和基准电压发生器304引入噪声，并且噪声可以破坏被提供给时钟分配电路的信号并且因此限制电路的性能。

图4示出了示例电路400，其中可以实现利用用于与晶体振荡器一起使用的偏置控制器来实现的低相位噪声技术的各方面。偏置控制电路208(如参考图2所示和描述)利用替代传统的op-amp和基准电压发生器(如图3所示)的晶体管402来实现。在偏置控制电路208的实现中，晶体管402是场效应晶体管(FET)，并且晶体管的栅极耦合至共模感测电路210，诸如第一电阻器218与第二电阻器220之间(如图2所示)。晶体管402的漏极耦合至电源电压404。晶体管402的源极耦合至接地电阻器406和接地电容器408。接地电阻器406和接地电容器408可以通过将不期望的频率分流到接地来提供滤波。晶体管402的源极还耦合至电阻器410，电阻器410又耦合至晶体管214的栅极。因此，晶体管402的源极电阻性地耦合至晶体管214的栅极，并且晶体管402以源跟随器配置来实现。

来自共模感测电路210的所感测的共模信号被提供给晶体管402的栅极，使得基于所感测的共模信号中的摆动量的所需量的电流流过电阻器410。由于所需量的电流流过电阻器410，从而对晶体管214的栅极设置偏置电压。此外，对晶体管214的栅极设置偏置电压，而没有使用op-amp和电压基准发生器，并且被提供给时钟分配电路的结果信号是低噪声的并且适用于需要低相位噪声时钟的系统，诸如处理符合IEEE 802.11ac规范标准的信号的系统。本文中所描述的偏置控制电路208是自偏置的，因为它不依赖于外部基准电压发生器。此外，晶体管402的源极跟随器配置支持所感测的共模信号的高的摆动，能够针对所感测的共模信号的这样的高的摆动而对晶体管214设置偏置电压。

图5示出了根据利用用于与晶体振荡器一起使用的偏置控制器来实现的低相位噪声技术的一个或多个方面的示例方法500。一般地，本文中所描述的任何部件、模块、方法和操作可以使用软件、固件、硬件(例如，固定逻辑电路)、手动处理或其任何组合来实现。示例方法的一些操作可以在被存储在计算机可读存储存储器上的可执行指令的一般上下文中描述，计算机可读存储存储器是计算机处理系统的本地和/或远程的，并且实现可以包括软件应用、程序、功能等。可替代地或另外地，本文中所描述的任何功能可以至少部分地由一个或多个硬件逻辑部件来执行，诸如但不限于现场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、片上系统(SoC)、复杂可编程逻辑器件(CPLD)等。

图5示出了利用用于与晶体振荡器一起使用的偏置控制器来实现的低相位噪声技术的示例方法500。描述方法的顺序并不旨在被解释为限制，并且可以以任何顺序组合任何数量的所描述的方法操作来实现该方法或替代方法。在不脱离所要求保护的主题的范围的情况下，可以重新布置、改变和/或修改方法操作的特定顺序或层次。

在502，将共模感测电路耦合至晶体振荡器的两个端口。例如，共模感测电路210可以包括串联的一对电阻器，如图2所示。此外，电阻器可以是等值的。晶体振荡器的两个端口可以包括输入端口和输出端口。在504，在晶体振荡器的两个端口上感测共模信号。例如，利用共模感测电路210感测共模信号。

在506，将第一晶体管耦合至晶体振荡器的两个端口。例如，将晶体管214的漏极耦合至端口206-1，并且将晶体管214的栅极通过电容器216耦合至图2中的端口206-2。此外，在506，将第一晶体管耦合至电流源。例如，将晶体管214的漏极还耦合至电流源212。电流源可以在幅度控制下源出或吸收所需量的电流，诸如与所感测的共模信号(诸如所感测的共模信号的摆动量)相对应的电流量。

在508，将偏置控制器中的第二晶体管的栅极耦合至共模感测电路。例如，将晶体管402的栅极耦合至图2中的共模感测电路210。该耦合可以是至共模感测电路中的串联的两个电阻器之间的点，诸如在图2中的电阻器218和220之间。

在510，将偏置控制器中的第二晶体管的源极耦合至第一晶体管的栅极。例如，在图4中，将晶体管402的源极通过电阻器410耦合至晶体管214的栅极。因此，耦合可以是电阻性的，以将电流流动转换成电压。

在512，将偏置控制器中的第二晶体管的源极耦合至接地电容器和接地电阻器。例如，在图4中，将晶体管402的源极耦合至电阻器406和电容器408，这两者都接地。接地电容器和接地电阻器通过将不期望的信号分量分流到接地来提供对被提供给晶体管214的电压的滤波。

在514，基于所感测的共模信号利用偏置控制器来对第一晶体管的栅极设置偏置电压。例如，图4中的偏置控制电路208接受来自共模感测电路的所感测的共模信号，并且晶体管402基于所感测的共模信号通过电阻器410对晶体管214设置偏置电压。此外，可以根据流入或流出电流源的电流量来设置偏置电压。例如，在图2中，偏置控制电路208对晶体管214的栅极设置从电流源212吸收或源出所需量的电流所需要的偏置电压。所需的电流量可以与所感测的共模信号中的摆动量相对应。

在516，将第一晶体管的栅极通过电容器耦合至时钟分配电路。例如，在图2中，将晶体管214的栅极通过电容器216耦合至被标记为“至时钟分配”的节点。时钟分配可以包括时钟分配电路，诸如AC缓冲器、放大器、锁相环、直接数字合成器、滤波器、其组合等。时钟分配电路导出用于芯片和/或处理器(诸如图2中的芯片204)的部件的系统时钟。

图6示出了示例片上系统(SoC)600，其可以实现利用用于与晶体振荡器一起使用的偏置控制器来实现的低相位噪声技术的各方面，如本文中所描述的。SoC可以在可以实现为任何类型的计算机、移动电话、平板装置、数字相机、多媒体装置、打印机或类似装置的任何类型的电子或计算装置中实现。SoC 600可以与电子电路、微处理器、存储器、输入输出(I/O)逻辑控制、通信接口和部件以及其它硬件、固件和/或软件集成以实现电子或计算装置。

在该示例中，SoC 600与微处理器602(例如，微控制器或数字信号处理器中的任一个)和输入输出(I/O)逻辑控件604集成(例如，以包括电子电路)。SoC 600包括存储器装置控制器606和存储器装置608，诸如任何类型的非易失性存储器和/或其他合适的电子数据存储装置。SoC还可以包括各种固件和/或软件，诸如由存储器维护并且由微处理器执行的操作系统610。

SoC 600包括诸如当安装在电子或计算装置中时与装置或其他外围部件接口的装置接口612。SoC 600还包括耦合SoC的各种部件以用于部件之间的数据通信的集成数据总线616。SoC中的数据总线也可以被实现为不同总线结构和/或总线架构中的任何一个或组合。

在用于与晶体振荡器一起使用的偏置控制器的各方面，SoC 600包括受控电路618的偏置控制器614，其可结合I/O逻辑控件604和/或SoC 600的其它处理和电路来实现。偏置控制器614可以包括图4中的偏置控制电路208，并且受控电路618可以包括图2中的晶体管214和/或片外晶体202。在该示例中，SoC 600还包括电流源620，其可以包括图2中的电流源212，并且在振幅控制下实现以源出或吸收所需量的电流。SoC 600还实现共模感测电路620以感测共模信号，诸如晶体振荡器的两个端口上的共模信号。共模感测电路620的示例是图2中的共模感测电路210，其包括两个电阻器218和220。

图7示出了可以实现为参考前面的图1-6所描述的装置或系统中的任何一个的示例装置700的各种部件，诸如任何类型的电子或计算装置。装置700也可以被实现为包括参考图6描述的示例片上系统(SoC)。装置700可以与用户(即，人)和/或操作装置的实体相关联，使得装置描述逻辑装置，其包括用户、软件、固件、硬件和/或装置组合。

装置700包括实现装置数据704(诸如所接收的数据、在装置之间传送的数据、数据的数据分组等)的有线和/或无线通信的通信装置702。装置700还包括一个或多个数据输入706，经由其可以接收任何类型的数据、媒体内容和/或输入，诸如用户可选择的输入和从任何内容和/或数据源接收的任何其他类型的音频、视频和/或图像数据。数据输入706可以包括USB端口、同轴电缆、以及用于闪存、DVD、CD等的其他串行或并行连接器(包括内部连接器)。数据输入可以用于将装置耦合至内部和/或外部部件、外设和附件，诸如键盘、麦克风、相机和任何其他类型的装置。例如，Wi-Fi连接可以用于在支持IEEE 802.11标准(诸如IEEE802.11ac)的装置之间耦合数据。

装置700还包括通信接口708，诸如串行、并行、网络或无线接口中的任何一个或多个。通信接口提供装置与网络之间的连接和/或通信链路，其他电子、计算和通信装置通过该连接和/或通信链路与装置传送数据。尽管未示出，但是该装置可以包括耦合装置内的各种部件的系统总线或数据传输系统。系统总线可以包括不同的总线结构中的任何一个或组合，诸如存储器总线或存储器控制器、外围总线、通用串行总线、和/或利用各种总线架构中的任一种的处理器或局部总线。

装置700包括一个或多个处理器710(例如，微处理器、控制器等中的任一个)或者处理计算机可执行指令以控制装置的操作的处理器和存储器系统(例如，在SoC中实现)。可替代地或另外地，可以利用结合712处总体上标识的处理和控制电路实现的软件、硬件、固件或固定逻辑电路中的任何一个或其组合来实现该装置。

装置700还包括实现数据存储的一个或多个存储器装置714(例如，计算机可读存储存储器)，诸如随机存取存储器(RAM)、非易失性存储器(例如，只读存储器(ROM)、闪存等)和盘存储装置。盘存储装置可以被实现为任何类型的磁或光存储装置，诸如硬盘驱动器、可记录和/或可重写盘等。该装置还可以包括大容量存储介质装置。计算机可读存储介质可以是由计算装置访问的任何合适的电子数据存储装置。

存储器装置714提供数据存储机制以存储装置数据704、其他类型的信息和/或数据、以及装置应用716。例如，操作系统718可以利用存储器装置被维护为软件应用，并且在处理器上执行。装置应用还可以包括装置管理器或控制器，诸如任何形式的控制应用、软件应用、信号处理和控制模块、特定装置本地的代码、用于特定装置的硬件抽象层等。

装置700还可以包括针对音频系统724生成音频数据和/或针对显示系统726生成显示数据的音频和/或视频处理系统722。音频系统和/或显示系统可以包括处理、显示和/或以其它方式呈现音频、视频、显示和/或图像数据的任何装置。在实现中，音频系统和/或显示系统是装置的外部部件。可替代地，音频系统和/或显示系统是示例装置的集成部件。

在该示例中，装置700包括对受控电路618设置偏置电压的偏置控制器614。偏置电压基于在共模感测电路620中横跨晶体振荡器730的各端口而感测的共模信号来设置，晶体振荡器730可以包括片外晶体202。此外，电流源212耦合至共模感测电路620和受控电路618，受控电路618至少包括晶体管214。时钟分配电路728也可以例如通过电容器(未示出)耦合至控制电路618。时钟分配电路728可以包括诸如AC缓冲器、放大器、锁相环、直接数字合成器、滤波器、其组合等的时钟分配电路。时钟分配电路可以导出用于装置700的部件的系统时钟。

尽管已经用特征和/或方法特定的语言描述了利用用于与晶体振荡器一起使用的偏置控制器来实现的低相位噪声技术的各方面，但是所附权利要求不必限于所描述的特定的特征或方法。相反，具体的特征和方法被公开作为用于与晶体振荡器一起使用的偏置控制器的示例实现，并且其他等效特征和方法旨在落入所附权利要求的范围内。此外，描述了各种不同的方面，并且应当理解，每个所描述的方面可以独立地或者结合一个或多个其他描述的方面来实现。