状态保持逻辑电路和状态保持触发器

摘要

本发明提供一种状态保持逻辑电路和状态保持触发器。本发明提供的状态保持逻辑电路，包括：第一反相器，输出第二频率信号CN；第二反相器，输出第一频率信号C；下拉N通道晶体管；栅极电路；第一闩锁，接收来自第一数据输入节点D1的数据信号，其中该第一闩锁依据该第一频率信号C和该第二频率信号CN而运作；以及第二闩锁，耦接至该第一闩锁，输出数据信号，其中该第二闩锁依据该第一频率信号C和该第二频率信号CN而运作，且其中该第二闩锁更包括：栅极以及三态反馈组件，其中该三态反馈组件受该第一频率信号C和该第二频率信号CN控制而被致能或被禁能。本发明提供的状态保持逻辑电路和状态保持触发器能够节省半导体芯片面积。