底片、底片设计方法及使用该底片制作的电路基板

摘要

本发明涉及一种底片、该底片的设计方法及使用该底片制作的电路基板。该底片包括第一底片，该第一底片包括设有多个该电路板图形的第一排版区，该第一排版区由第一遮光区、第一透光区和第一废料区组成，该第一遮光区与电路板第一表面的待电镀区的形状及尺寸一致，该第一废料区设有与该第一遮光区隔开的第一遮光补偿区，该第一废料区除第一遮光补偿区外的其余部分透光，若将该第一排版区等分为多个第一设计区，任意一第一设计区包含的第一遮光区与第一遮光补偿区的总面积与另一第一设计区包括的第一遮光区与第一遮光补偿区的总面积相等。该电路基板的镀层厚度均匀性高。

说明书

技术领域

本发明涉及电路板技术领域，尤其涉及一种设计用于曝光显影工艺的底片、该底片的设计方法及使用该底片制作的电路基板。

背景技术

按导电线路层数分，电路板包括单面电路板、双面电路板和多层电路板。双面电路板和多层电路板的制作多涉及电镀工艺。以双面硬板为例，其电镀包括将形成有导通孔和导电线路的电路基板置于电镀槽中电镀，直至导通孔孔壁铜层和导电线路厚度达到客户指定厚度。以手机双面电路板为例，其制作通常包括钻通孔、于覆铜基材表面涂覆光致抗蚀剂、于光致抗蚀剂表面铺设底片、曝光、显影、电镀、移除光致抗蚀剂和形成导电线路等工序。具体而言，所述覆铜基材尺寸较大，可一次性制作多张电路板。所述底片经过预先排版设计，设有多个设计区。每个设计区对应于一张待制电路板图形，其包括透光区和遮光区。该遮光区的形状及图案与待制每张电路板导通孔和按键(PAD)的形状及图案相同。以负光致抗蚀剂为例，待曝光显影后，该光致抗蚀剂与该透光区相对应的部分发生聚合反应，不会被显影液溶解，而光致抗蚀剂与遮光区相对应的部分被显影液溶解，暴露出用于制作按键的铜箔。经电镀后，该暴露出的铜箔表面和通孔孔壁形成电镀铜层，该电镀铜层与铜箔的厚度之和达到指定厚度。然后，在该电镀铜层表面铺设光致抗蚀剂层完全遮盖该电镀铜层。再后，除去该部分发生聚合反应的光致抗蚀剂，暴露出与之对应的铜箔，再采用曝光、显影及蚀刻工艺制作导电线路，即获得手机电路基板。

电路板的电镀装置一般包括用于悬挂电路基板的挂架，与电源正极相连通的阴极装置、与电源负极相连通的阳极装置及用于盛装电镀液的电镀槽。通常，阴极装置靠近挂架设置，阳极装置为阳极金属，其设于电镀槽侧壁。所述阳极金属浸没于电镀液中，用于生成阳极金属离子，并补充电镀液中的阳极金属离子含量，从而维持电镀液中的阳极金属离子浓度一直处于规定值。待以该整张覆铜基材为原料制作出多张电路板后，按各电路板的边缘冲裁成型，即可获得多张电路板个体。

然而，由于底片排版基于尽可能节约原料原则，若待制电路板形状不规整，则多个电路板图形可能非直线阵列式地分布于同一底片上。假设将该底片等分为多个设计区，则不同区域内遮光区的面积可能不一样，造成后续制得的电路基板中不同区域内的待镀面积，如手机电路基板所有导通孔孔壁和所有按键的总面积或双面硬板导电线路与所有导通孔孔壁的总面积，可能不一样，在电镀过程中，不同设计区内所对应的电流密度将不一致，进而导致电路基板中待镀面积大的区域的镀层与待镀面积较小的区域的镀层厚度相差较大，严重影响电路板品质。

因此，有必要提供一种可提高镀层厚度均匀性的底片、该底片的设计方法及使用该底片制作的电路基板。

发明内容

以下以实施例为例说明一种底片、该底片的设计方法及使用该底片制作的电路基板。

该底片用于制作电路板，其包括第一底片，该第一底片包括设有多个该电路板图形的第一排版区，该第一排版区由第一遮光区、第一透光区和第一废料区组成，该第一遮光区与该电路板第一表面的待电镀区的形状及尺寸一致，该第一废料区内设有与该第一遮光区隔开的第一遮光补偿区，该第一废料区除第一遮光补偿区外的其余部分透光，若将该第一排版区等分为多个第一设计区，任意一第一设计区包含的第一遮光区与第一遮光补偿区的总面积与另一第一设计区包括的第一遮光区与第一遮光补偿区的总面积相等。

该底片设计方法包括设计第一底片，该第一底片的设计包括：于第一底片设计图的第一排版区内排版多个待制电路板图形，根据该待制电路板的第一待电镀区图样，于所有待制电路板图形中设计与该第一待电镀区形状及尺寸相同的第一遮光区；将该第一排版区等分成多个虚拟区域，每个区域由第一产品区和第一废料区组成，各第一产品区均含有部分第一遮光区；计算每个第一产品区内含有的第一遮光区的面积；根据各第一设计区内第一遮光区的面积，于各第一废料区内划分出与该第一遮光区隔开的第一遮光补偿区，且使任意任意一设计区包含的第一遮光区与第一遮光补偿区的总面积与另一设计区包括的第一遮光区与第一遮光补偿区的总面积相等；将第一排版区中除所有第一遮光补偿区及第一遮光区外的其余区域设为第一透光区。

该电路基板包括绝缘基材和位于该绝缘基材第一表面的第一产品形成区和第一边料区，其特征是，该第一产品形成区包括多个第一电路板区和多个第一镀层补偿区，各第一电路板区包括第一电镀区，各第一镀层补偿区与各第一电镀区隔开，若将该第一产品形成区等分为多个第一设计区，则任意一第一设计区包含的第一电镀区与与之对应的第一镀层补偿区的面积之和与另一区域包括的第一遮光区与第一遮光补偿区的总面积相等。

相较于现有技术，该底片的废料区内设有遮光补偿区，且各设计区之间遮光区与遮光补偿区的面积之和相等。当采用该底片制作电路板时，各设计区中暴露于电镀液中的铜箔面积相等，电流密度于该铜箔处均匀分布，从而提高镀层厚度的均匀性。

附图说明

图1是本技术方案第一实施例提供的第一底片的示意图。

图2是技术方案第二实施例提供的第二底片的示意图。

图3是制作本技术方案一实施例提供的电路基板所采用的覆铜基材的示意图。

图4是于图3所示覆铜基材钻有导通孔后的示意图。

图5是于图4所示覆铜基材涂覆光致抗蚀剂层后的示意图。

图6是采用图1、图2所示第一底片和第二底片对图5所示光致抗蚀剂层曝光后的示意图。

图7是电镀暴露出的铜箔，形成镀层后的示意图。

图8是除去剩余光致抗蚀剂层后制得的电路基板的示意图。

图9是图8所示电路基板第一表面的俯视图。

图10是图8所示电路基板第二表面的俯视图。

主要元件符号说明

    第二孔环    2032

    第一电镀区    510    第二电镀区    520    第一镀层补偿区    530    第二镀层补偿区    540

具体实施方式

以下结合附图及实施例对本技术方案提供的底片、该底片的设计方法及使用该底片制作的电路基板进行详细说明。

请参见图1，本技术方案第一实施例提供的第一底片100用于制作双面手机电路板的待电镀区。第一底片100由矩形状的第一排版区101和围绕第一排版区101的第一边缘区102组成。第一边缘区102对应于后续使用该底片制作的电路板的边料区。

第一排版区101由第一产品区1011和第一废料区1012组成。该第一产品区1011是指待制电路板图样区。本实施例中，该第一产品区1011包括完全相同的、且相互隔开的与待制电路板的第一表面相对应的四个表面图样，即第一表面图样103a，第二表面图样103b，第三表面图样103c和第四表面图样103d。每个表面图样对应一个待制电路板第一表面的轮廓所围合起来的图形，与最终制得的电路板第一表面的形状及尺寸完全一致，且均设有按键图样和导通孔图样。每个表面图样不规则，由遮光区和透光区组成。所有表面图样的遮光区定义为第一遮光区1013，即图1黑色环状及内圆呈黑色的同心圆部分，其中，黑色环状代表导通孔孔环图案，内圆呈黑色的同心圆代表手机按键图案，所有表面图样的透光区定义为第一透光区1014。由此，第一遮光区1013和第一透光区1014配合组成第一产品区1011。

若将第一排版区101等分为四个虚拟的矩形设计区，即第一设计区104，第二设计区105，第三设计区106和第四设计区107，则任一设计区内包含的第一遮光区与第一遮光补偿区的面积之和与另一个设计区内包含的第一遮光区与第一遮光补偿区的面积之和相等。具体地，第一设计区104有两边分别与第二设计区105和第四设计区107共边，其另外两边与第一排版区101的两边共线，第三设计区106有两边分别与第二设计区105和第四设计区107共边，其另外两边与第一排版区101的两边共线。

出于排版设计尽可能紧凑的原则，该四个表面图样相互非阵列式地间隔式排布于该第一排版区101内。由此，每个表面图样并非刚好全部仅位于某一设计区内，第一遮光区1013和第一透光区1014被四个设计区分成四个第一小遮光区和四个第一小透光区。具体地，第一表面图样103a的一部分位于第一设计区104、其余部分位于第四设计区107内，第二表面图样103b的一部分位于第一设计区104，其余部分位于第二设计区105，第三表面图样103c在四个设计区内均有分布，第四表面图样103d的一部分位于第三设计区106，其余部分位于第四设计区107。

第一排版区101经等分后，各设计区均由第一小产品区和第一小废料区组成，每个第一小产品区包括第一小透光区和第一小遮光区。具体地，第一设计区104由第一小产品区1041和第一小废料区1042组成。所述第一小产品区1041指第一表面图样103a位于第一设计区104内的部分、第三表面图样103c位于第一设计区104内的部分与第二表面图样103b位于第一设计区104内的部分之和。第二设计区105由第二小产品区1052和第二小废料区1051组成，该第二小产品区1052是指第二表面图样103b位于第二设计区105内的部分与第三表面图样103c位于第二设计区105内的部分之和。第三设计区106由第三小产品区1061和第三小废料区1062组成，该第三小产品区1061是指第三表面图样103c位于第三设计区106内的部分与第四表面图样103d位于第三设计区106内的部分之和。第四设计区107由第四小产品区1071和第四小废料区1072组成。所述第四小产品区1071是指第四表面图样103d位于第四设计区107内的部分、第一表面图样103a位于第四设计区107内的部分与第三表面图样103c位于第四设计区107内的部分之和。

第一透光区1014供后续采用该第一底片100制作电路板时光线从其中透过，使与第一透光区1014对应的光致抗蚀剂发生聚合反应。第一遮光区1013用于屏蔽光线，其图案的形状及尺寸与产品区内后续需制作的导通孔及按键的形状及尺寸一致，以利于后续采用曝光显影工艺形成各产品区的待电镀区，即导通孔及按键。具体地，第一小产品区1041的小遮光区的面积为S1，第二小产品区1052的小遮光区的面积为S2，第三小产品区1061的小遮光区的面积为S3，第四小产品区1071的小遮光区的面积为S4。

第一小废料区1042内设有面积为A1的第一小遮光补偿区1043(图中黑色实心粗点状部分)，第二小废料区1051内设有面积为A2的第二小遮光补偿区1053，第三小废料区1062内设有面积为A3的第三小遮光补偿区1063，第四小废料区1072内设有面积为A4的第四小遮光补偿区1073。各小遮光补偿区与各小遮光区作用相同，即屏蔽光线。各小遮光补偿区于与之对应的小废料区内呈不规则分布。各小遮光补偿区与之对应的小遮光区的距离大于或等于1毫米(mm)。该四个设计区之间，小遮光区与小遮光补偿区的面积之和相等，即S1+A1＝S2+A2＝S3+A3＝S4+A4。

优选地，各小遮光补偿区位于废料区的有铜区，不位于废料区的无铜区。所述有铜区是指采用该底片于覆铜基材制作完导通孔和按键后，再利用该覆铜基材制作导电线路时，覆铜基材的铜箔不会被蚀刻掉的区域，所述无铜区是指后续形成线路时，覆铜基材的铜箔被蚀刻掉的区域。如此设置，可避免遮光补偿区对应的铜箔因经电镀比用于制作导电线路的铜箔厚而引起蚀刻不净，进而影响后续镀金和冲定位孔工艺，即使强迫蚀刻干净，会造成制作的导电线路比预制作的导电线路细。

相较于现有技术，本实施例的第一底片100于其废料区内设有遮光补偿区，使得各虚拟设计区之间遮光区与遮光补偿区的面积之和相等。对应地，后续采用该底片制作电路板时，由于各设计区中暴露于电镀液中的铜箔，即与遮光补偿区和遮光区对应的铜箔的面积相等，因此，电流密度于各设计区中均匀分布，从而可提高镀层厚度的均匀性。

本实施例的第一底片100的第一排版区101可进一步细分为多个等大的设计区，各设计区内对应设有一个小遮光补偿区，任一设计区包含的小遮光区与小遮光补偿区面积之和与另一设计区包含的小遮光区与小遮光补偿区面积之和相等。

此外，可确定出面积最大的小遮光区，该面积最大的小遮光区所在的设计区内未设有小遮光补偿区，其余各设计区的小废料区内设计有小遮光补偿区，其余各设计区小遮光区与小遮光补偿区的面积之和等于该面积最大的小遮光区的面积。

第一遮光区1013的图样不限于手机按键电路板的导通孔图样和按键图样，还可以是双面电路板的需电镀的导电线路图样和导通孔图样，也可以是电路板任何需电镀的部位的图样。

请参见图2，本技术方案第二实施例进一步提供第二底片400。该第二底片400和第一底片100配套使用，分别用于制作双面电路板或多层电路板外层两个相对表面的待电镀区(导通孔和按键，或导电线路和导通孔)。本实施例中，第一底片100用于制作手机电路板第一表面的第一待电镀区，即导通孔和按键，第二底片400用于制作手机电路板第二表面的第二待电镀区，即导通孔孔。第二待电镀区的面积小于第一待电镀区的面积，其中，第一待电镀区的面积是指所有导通孔孔边面积和所有按键面积之和，第二待电镀区面积是指所有导通孔孔边面积之和。

请一并参阅图1、2，第二底片400设有第二排版区401和第二边缘区402。第二排版区401由第二产品区4012和第二废料区4011组成。第二产品区4012由第二遮光区4014和第二透光区4013组成。第二排版区401被虚拟地等分成四个第二设计区。各第二设计区均包括小废料区和小产品区。各第二产品区由小遮光区和小透光区组成。第二边缘区402、第二排版区401、各小产品区和小废料区分别与第一底片100的第一边缘区102、第一排版区101、各第一小产品区和第一小废料区一一对应。

与第一底片100相比，第二底片400中各小产品区中的小遮光区为导通孔孔环，其面积均比第一底片100中各第一小产品区中的第一小遮光区的面积小。具体地，第二底片400中第一小产品区4041的第一小遮光区的面积为S5，第二小产品区4051的第二小遮光区的面积为S6，第三小产品区4061的第二小遮光区的面积为S7，第四小产品区4071的第二小遮光区的面积为S8，其中，S5＜S1，S6＜S2，S7＜S3，S8＜S4。

第一小废料区4042内设有第一小遮光补偿区4043(图中黑色实心点状部分)，其面积为A5，第二小废料区4052内设有第二小遮光补偿区4053，其面积为A6，第三小废料区4062内设有第三小遮光补偿区4063，其面积为A7，第四小废料区4072内设有第四小遮光补偿区4073，其面积为为A8。各小遮光补偿区与之对应的小遮光区的距离大于或等于1毫米。第二底片400的四个设计区中小遮光区与小遮光补偿区的面积之和相等，且所有设计区的小遮光区与小遮光补偿区的面积之和等于第一底片100中所有小遮光区与小遮光补偿区的面积之和，即：S5+A5＝S6+A6＝S7+A7＝S8+A8；S1+A1+S2+A2+S3+A3+S4+A4＝S5+A5+S6+A6+S7+A7+S8+A8。

本实施例提供的第二底片400中所有第二小遮光区与第二小遮光补偿区的面积之和等于第一底片100中所有第一小遮光区与第一小遮光补偿区的面积之和。对应地，后续采用第一底片100和第二底片400制作双面电路板的两个相对表面的待电镀区时，与各遮光补偿区和各遮光区对应的铜箔都暴露于电镀液中，即双面电路板两个表面的待电镀区面积相等，电流密度于电路基板两个表面均匀分布，从而使得电路板两表面的镀层厚度趋于一致。

作为一种变更，第二底片400的第二排版区的遮光区面积较大，其废料区中未设有各遮光补偿区，该第二遮光区具有与待制电路板第二待电镀区相同的形状及尺寸，该第一遮光区与第一遮光补偿区的面积之和等于该第二遮光区的面积，若将该产品区等分为多个第二设计区，所有第二设计区中第二遮光区的面积相等。

以上对本技术方案提供的底片进行详细说明，下面结合第一底片100说明本技术方案提供的底片设计方法。

该底片设计方法包括以下步骤：

步骤1、根据待制电路板尺寸，于第一底片设计图的第一排版区内排版多个待制电路板图形，根据该待制电路板第一表面的第一待电镀区图样，于各待制电路板图形中设计与该第一待电镀区形状及尺寸相同的第一遮光区。

底片的设计目前多采用计算机借助绘图软件来完成。所述底片设计图为人机界面中显示于显示屏的图形，如矩形图形。出于在实际生产中尽可能最大化使用原料的原则，应尽量紧密地于底片设计图的排版区排布多个待制电路板图形。

请参阅图1，本实施例中，需设计可用于一次性生产四张手机按键电路板的底片。每张待制电路板呈不规则形状。为此，需根据四张该待制电路板的尺寸，确定足以排布四张待制电路板的表面图样103a，103b，103c，103d的底片设计图，选择足以排布该四张电路板的表面图样103a，103b，103c，103d的第一排版区101。

步骤2：将该第一排版区虚拟地等分成多个设计区。

本实施例中，第一排版区101呈矩形，其被虚拟地等分为四个矩形设计区，即第一设计区104、第二设计区105、第三设计区106和第四设计区107。其中，第一设计区104有两边分别与第二设计区105和第四设计区107共边，其另外两边与第一排版区101的两边共线，第三设计区106有两边分别与第二设计区105和第四设计区107共边，其另外两边与第一排版区101的两边共线。

基于尽可能紧凑地排版的需要，排版后每张电路板图样并非刚好全部位于同一设计区内。如此一来，各设计区的一部分为待制电路板图形，另一部分空留。本实施例中，将每个设计区内所有待制电路板图形占有区域之和定义为产品区，该空留部分定义为废料区。具体地，第一设计区104由第一小产品区1041和第一小废料区1042组成，第二设计区105由第二小产品区1052和第二小废料区1051组成，第三设计区106由第三小产品区1061和第三小废料区1062组成，第四设计区107由第四小产品区1071和第四小废料区1072组成。

步骤3：计算每个小产品区中小遮光区的面积。

每个小产品区中遮光区的面积可通过微积分方法计算。如此一来，可计算出第一小产品区1041中第一小遮光区的面积为S1，第二小产品区1052中第二小遮光区的面积为S2，第三小产品区1061中第三小遮光区的面积为S3，第四小产品区1071中第四小遮光区的面积为S4。

步骤4：根据每个小产品区中小遮光区的面积，于各小废料区内划分出小遮光补偿区，且使各设计区的小遮光补偿区与对应的小遮光区的面积之和相等。

具体地，通过步骤4后，可确定出含有最大面积的小遮光区的那块设计区。本实施例中，第一设计区104的遮光区面积S1最大。由此，可在第二设计区105的第二小废料区1051、第三设计区106的第三小废料区1062和第四设计区107的第四小废料区1072中依次设计出第二小遮光补偿区1053、第三小遮光补偿区1063和第四小遮光补偿区1073，且使第二小遮光补偿区1053的面积A2与第二设计区105的第二小遮光区的面积S2之和、第三小遮光补偿区1063的面积A3与第三设计区106的小遮光区的面积S3之和，及第四小遮光补偿区1073的面积A4与第四设计区107的小遮光区的面积S4之和等于第一设计区104中小遮光区面积S1。优选地，各小遮光补偿区距离与之对应的小遮光区的距离大于或等于1毫米。

此外，还可分别在第一设计区104、第二设计区105和第三设计区106和第四设计区107的废料区分别划出相应的小遮光补偿区，但应使各设计区内小遮光区面积与小遮光补偿区面积之和相等。

出于细化的目的，可将第一底片第一排版区101进一步等分为多个等大的设计区，并按步骤3-5设计遮光补偿区即可。

步骤5：将第一排版区101中除第一遮光补偿区及第一遮光区外的其余区域设为第一透光区。

第二底片400的设计可按步骤1-5进行，需使第二底片400的四个设计区的遮光区与遮光补偿区的面积之和相等，且所有设计区的遮光区与遮光补偿区的面积之和等于第一底片100中所有遮光区与遮光补偿区的面积之和。

当第二底片未设遮光补偿区，其第二遮光区面积较大时，可按步骤1设计第二底片的第二遮光区，并使该第二遮光区的面积等于该第一遮光区与第一遮光补偿区的面积之和，然后将第二排版区中除第二遮光区外的其余区域设为透光区即可完成设计。

以下以采用本技术方案提供的第一底片100和第二底片400及现有工艺制作手机按键电路基板为例，说明本技术方案提供的底片于电路板制作工艺中的应用。

请参见图3和图9，首先，提供与第一底片100和第二底片400尺寸相当的覆铜基材200。覆铜基材200包括绝缘层204。该绝缘层204具有第一表面2041和与第一表面2041相对的第二表面2042。覆铜基材200还包括分别位于第一表面2041的第一铜箔201和位于第二表面2042的第二铜箔202。第一铜箔201具有与第一底片100的第一排版区101相应的产品形成区5011及与第一底片100的第一边缘区102相应的边料区5012，第二铜箔202的产品形成区及边料区与产品形成区5011及边料区5012对应。其次，请参见图4，利用激光烧蚀法或机械钻孔法形成多个第一导通孔203和第二导通孔206。再次，请参见图5，于第一铜箔201表面涂附第一负光致抗蚀剂层210，于第二铜箔202表面涂覆第二负光致抗蚀剂层220。请参见图6，将第一底片100铺设于第一负光致抗蚀剂层210，将第二底片400铺设于第二负光致抗蚀剂层220，分别对第一负光致抗蚀剂层210和第二负光致抗蚀剂层220曝光，则与第一底片100及第二底片400的透光区对应的第一负光致抗蚀剂层210b和第二负光致抗蚀剂层220b将发生聚合反应，与各遮光区和各遮光补偿区对应的部分光致抗蚀剂不会发生聚合反应。经显影后，与各遮光区和遮光补偿区对应的第一负光致抗蚀剂层210a和第二负光致抗蚀剂层220a被移除，暴露出与第一底片100所有遮光区对应和所有遮光补偿区对应的第一铜箔201c、与第二底片400所有遮光区和所有遮光补偿区对应的第二铜箔202c。第一铜箔201c的一部分为手机按键，另一部分与第一遮光补偿区对应，第一铜箔201c、第一导通孔203、和第二导通孔206的第一孔环2031组成第一待电镀区。该第二铜箔202c与第二遮光补偿区和第一导通孔203、第二导通孔206的第二孔环2032对应，为第二待电镀区。请参见图7至图8，移走第一底片100和第二底片400，电镀，则第一导通孔203、第二导通孔206、孔壁、第一孔环2031、及第二孔环2032、第一铜箔201c和第二铜箔202c表面将分别形成金属镀层，制得具有第一电镀区510和第二电镀区520的电路基板500。请参见图9至图10，该第一电镀区510的形状及尺寸与第一底片100的第一遮光区1013的形状及尺寸一致，该第二电镀区520的形状及尺寸与第二底片400的第二遮光区4014的形状及尺寸一致。此外，电路基板500中与第一底片100的各第一遮光补偿小区和第二底片400的第二遮光补偿小区对应的区域也形成有金属镀层，分别定义为第一镀层补偿区530和第二镀层补偿区540。第一电镀区510与其对应的所有第一镀层补偿区530面积之和等于第二电镀区520与其对应的所有第二镀层补偿区540面积之和，若将产品形成区5011等分为四个区域，则任一一区域内第一电镀区与与之对应的第一镀层补偿区的面积之和等于其余各区域内第一电镀区与与之对应的第一镀层补偿区的面积之和相等，第二电镀区与第二镀层补偿区的总面积与第一镀层和第一镀层补偿区的总面积相等。

可以理解的是，若采用满足以下条件：

(1)第二排版区的废料区中未设第二遮光补偿区；

(2)若采用具有多个等分设计区的该第二排版区的第二底片来制作包含第二待电镀区的电路板，各设计区中含有相同面积的第二遮光区，则制得的电路基板中，各设计区中含有相同面积的第二电镀区，且第二电镀区的面积等于第一电镀区与与之对应的第一镀层补偿区的面积之和。

金属镀层厚度均匀性测试对比实验使用现有底片和工艺技术制作出具有与电路基板500相同导电线路的双面对比电路板。该现有底片是指与第一底片100和第二底片400相比，具有相同位置和形状的遮光区和透光区，但其废料区未设遮光补偿区。

各选用六张电路基板500和六张该双面电路对比板，分别沿平行于各导通孔中轴线的方向切片，于电镀前各导通孔孔壁四个固定位置处取参考点a、b、c、d，采用显微镜量测电路基板500和双面电路对比板电镀后第一导通孔203和第二导通孔206孔壁形成的镀层在该四个参考点处的厚度，厚度单位为mil(1mil＝0.0254mm)，相关数据见表1、2。

表1双面电路对比板两导通孔孔壁镀层厚度

    第二张  0.598 0.598 0.598 0.523  0.473  0.473  0.498  0.473    第三张  0.598 0.598 0.498 0.573  0.598  0.523  0.548  0.548    第四张  0.772 0.722 0.747 0.747  0.573  0.523  0.598  0.548    第五张  0.747 0.697 0.697 0.697  0.448  0.448  0.473  0.448    第六张  0.847 0.847 0.847 0.822  0.498  0.448  0.448  0.448

表2本技术方案提供的双面电路板500两导通孔孔壁镀层厚度

  第一  导通  孔  第二  导通  孔  a  b  c  d  a  b  c  d    第一张  0.525  0.573  0.623  0.655  0.761  0.847  0.811  0.886    第二张  0.449  0.473  0.474  0.423  0.797  0.797  0.772  0.726    第三张  0.685  0.598  0.685  0.600  0.822  0.797  0.810  0.807    第四张  0.498  0.523  0.525  0.573  0.822  0.896  0.822  0.921    第五张  0.449  0.473  0.473  0.548  0.672  0.697  0.672  0.747    第六张  0.448  0.474  0.449  0.448  0.747  0.822  0.722  0.747

分别计算双面电路对比板和双面电路基板500两导通孔孔壁镀层厚度的标准差，得双面对比板镀层厚度的标准差为0.1506，双面板500的镀层厚度的标准差为0.1180。由此证明，采用本技术方案提供的底片制作电路板能提高电路板镀层厚度的均匀性。

本技术方案提供的底片设计方法、底片及及利用该底片制作的电路基板不限于前述结构，本领域普通技术人员可根据本技术方案的技术构思作其它各种相应的改变与变形，所有这些改变与变形都应属于本申请权利要求的保护范围。