利用压印光刻和直接写入技术制造器件的方法

摘要

本发明提供一种制造方法以及制造集成电路的方法。除其它步骤外，该制造方法可以包括利用压印光刻在衬底上形成一个或多个第一类型的器件，而且利用直接写入技术在该衬底上形成一个或多个第二类型的器件。

说明书

技术领域

本发明总的涉及一种制造方法，具体的说涉及一种利用压印光刻技术和直接写入技术的制造方法。

背景技术

光学光刻技术当前用于制造大多数微电子器件。但是，人们相信这些方法在分辨率方面达到了极限。亚微尺度光刻已经成为微电子工业中的关键工艺。亚微尺度光刻使得制造商可以满足在芯片上更小且更密集的电子电路的需求。预计微电子工业将追求小到大约50nm或更小的结构。此外，在光电子和磁存储等领域新出现纳米尺度光刻的应用。例如，每平方英寸兆兆位数量级的光子晶体和高密度构图的磁存储器可能需要亚100纳米尺度的光刻。

为了制造亚50nm的结构，光学光刻技术可能需要使用非常短的光波长(例如大约13.2nm)。在这些短波长下，很多普通的材料不是光透明的，因此成像系统通常不得不利用复杂的反射光学器件来构造。此外，获得在这些波长下具有足够输出强度的光源是很难的。这样的系统导致极度复杂的设备和工艺，它们可能异常昂贵。在本领域中，人们还相信高分辨率的电子束光刻技术尽管非常精确，但是对于高容量商业应用来说太慢，因此不能使用。

几种压印光刻技术已经被证明是对高分辨率构图的传统光刻术的低成本、高容量制造的替代品。压印光刻技术的相似之处在于它们使用包含拓扑的模板(例如压印模具)来在衬底上的膜中复制表面起伏(relief)。不幸的是，这些模板可能制造起来很昂贵，并有随着广泛使用而降低质量的趋势。

因此，本领域需要的是一种利用不会经历上述缺陷的压印光刻来制造器件的方法。

发明内容

为了解决上述现有技术的缺陷，本发明提供一种制造方法以及制造集成电路的方法。该制造方法中，除其它步骤外，可以包括利用压印光刻在衬底上形成一个或多个第一类型的器件，而且利用直接写入技术在衬底上形成一个或多个第二类型的器件。

在替换实施例中，本发明提供一种制造集成电路的方法。该制造集成电路的方法没有限制地可以包括使用压印光刻在衬底上形成纳米尺度的器件，在该纳米尺度的器件上形成电介质层，以及利用直接写入技术在电介质层上或者在电介质层上方形成导电特征(feature)，该导电特征至少与纳米尺度的器件的一部分接触。

上面勾画出本发明的优选和替换特征，从而本领域的技术人员可以更好地理解下面对本发明的详细描述。形成本发明主题的本发明的其它特征将在下面描述。本领域的技术人员应当理解，他们可以很容易地使用在此公开的概念和具体实施例作为设计或修改执行与本发明相同目的的其它结构的基础。本领域技术人员还应当认识到，这些等价结构并不脱离本发明的精神和范围。

附图说明

为了更完整地理解本发明，下面参照结合附图的以下描述，其中：

图1示出按照本发明的原理制造器件的方法的流程图；

图2-7示出展示在另一个实施例中如何可以根据本发明的原理制造器件的平面图；

图8示出组合了根据本发明原理构造的一个或多个有源器件和导电特征的集成电路(IC)的截面图。

具体实施方式

本发明至少部分基于压印光刻的现有技术需要面积非常小的模具来进行压印的认识，该小面积模具重复用于压印较大的器件。基于该认识，本发明还确认在执行压印光刻时对压印模具的过度使用可能导致该压印模具随着时间降低质量，并因此需要更换。由于压印模具本身和/或维修这种模具的成本，目前需要减少其使用。

有了这种认识之后，本发明发现如果压印光刻工艺只用于制造需要可使用压印光刻工艺达到的高分辨率构图的特征，则压印光刻的使用以及由此压印模具的使用可以显著减少。由此，压印光刻可用于制造这些需要高分辨率的特征，更低分辨率的工艺可用于制造需要低分辨率的特征。因此，本发明发现压印光刻可用于制造第一类型的器件(例如纳米尺度的器件)，直接写入技术可用于制造第二类型的器件(例如微米尺度的器件)。只要减少压印光刻工艺的使用，产生新模具和/或维修旧模具的需要就会大大减少。

转向图1，示出根据本发明的原理制造器件的方法的流程图100。图1的流程图100从开始步骤110开始。在步骤120，可以获得要压印的衬底。该衬底可以是位于微电子、光电子、纳米技术或其它类似器件中的任何层，包括位于晶片级(level)的层或者位于晶片级之上或之下的层。例如，衬底可以是半导体衬底、电介质衬底、光学衬底、纳米技术衬底等，包括刚性或柔性衬底，而且仍属于本发明的范围。

在步骤120获得衬底之后，可以利用压印光刻，例如利用步骤130至160，在衬底上方形成第一类型的一个或多个器件。例如，在步骤130中，可以在衬底的表面上施加抗蚀剂。在一个实施例中，该抗蚀剂可以是低粘性的含硅的单体。但是，压印光刻领域的技术人员理解，其它类型的材料也可以用作抗蚀剂。

此后，可以使透明的压印模具与抗蚀剂接触。该透明的压印模具，例如包括被脱模(release)层覆盖的熔融硅石表面等等，可以被轻轻地压入抗蚀剂薄层中。因此，抗蚀剂应当基本上—如果不是完全的话—填满在压印模具中产生的图案。

然后在步骤140，透明的压印模具和其中的抗蚀剂可以受到紫外线(UV)光源的照射。例如，透明的压印模具和抗蚀剂可以暴露在毯式(blanket)UV光源下，该UV光源聚合和硬化抗蚀剂。压印光刻领域的技术人员也明白聚合和硬化抗蚀剂所需要的条件。

在聚合了抗蚀剂之后，在步骤150中，可以使压印模具与衬底分离，从而在抗蚀剂中留下压印模具的复制品。在优选实施例中，压印模具与衬底的分离留下压印模具的精确复制。由此，在将压印模具与衬底分离时，图案(例如电路图案)就留在还留在衬底上的抗蚀剂中。上面简要描述的脱模层有助于压印模具与衬底的脱离。在将压印模具从衬底去除之后，可以使用短蚀刻如短的卤素蚀刻来去掉未移位的已固化抗蚀剂。

然后在步骤160，在去掉压印模具之后剩下的抗蚀剂可用于蚀刻、沉积或形成在衬底上的一个或多个第一类型的器件。例如，根据制造商的要求，剩下的形成了图案的抗蚀剂可用于形成一个或多个的有源器件，具体的说，用于在衬底上形成一个或多个纳米尺度的有源器件。

本领域的技术人员理解，压印光刻(如上面讨论的)具有优于传统光学光刻和EUV光刻的几个重要优点。经典光刻分辨率公式中的参数(k1，NA和lambda)对压印光刻不相关，因为该技术不使用缩影透镜。对压印光刻的研究显示，分辨率只受模板的图案分辨率的限制，它是模板制造工艺的分辨率的直接函数。

在步骤160中在衬底上形成一个或多个第一类型器件之后，可以例如用步骤170至180在衬底上形成一个或多个第二类型器件。在图1的流程图100中，步骤170包括例如在步骤160形成的一个或多个第一类型器件上形成材料层，如电介质层。该材料层、包括该材料层可以含有的材料、其厚度以及其它与该材料层或其制造有关的任何特性可以极大地改变，同时包含在本发明的范围中。因此，此时不需要描述进一步的细节。

然后在步骤180，可以在材料层中、在该材料层上或在该材料层上方直接写入一个或多个第二类型的特征。例如，任何直接写入技术都可以用于形成一个或多个第二类型的特征(例如导电特征)。利用电子束或激光束等等的直接写入技术可用于形成该导电特征。此外，直接写入技术可以在写入工艺期间使用光栅或向量扫描工艺。另外，可以使用多束直接写入工艺。类似地，还可以使用包括由通过透镜系统将照明光反射到靶上的微型机电系统(MEMS)镜装置控制的图案转移的无掩模光刻技术。直接写入技术领域的技术人员理解很多不同的工艺都可以用于在材料层中、在该材料层上或在该材料层上方直接写入一个或多个第二类型的特征。在该制造阶段，该工艺可以返回前一步骤，因此重复一个或多个这样的步骤，或者备选地在步骤190时停止。

参照步骤130至160所述的使用压印光刻形成一个或多个第一类型器件的工艺只是压印光刻的一个实施例。类似地，参照步骤170至180描述的用于形成一个或多个第二类型器件的直接写入技术只是可能使用的直接写入技术的一个实施例。本领域技术人员理解其它压印光刻工艺和直接写入工艺也可以分别用于形成一个或多个第一类型器件和第二类型器件。因此，本发明不应当限于任何具体的压印光刻工艺或直接写入工艺。

现在转向图2至图7，通过简要参照图1示出在另一个实施例中如何可以根据本发明的原理制造器件200的平面图。图2示出衬底210的平面图，如可能在步骤120获得的衬底。如上所述，衬底210可以是位于微电子、光电子、纳米技术或其它类似器件中的任何层，包括位于晶片级的层或者位于晶片级之上或之下的层等。

对齐标记220可选地位于衬底210上或其中的已知位置处。在图2的实施例中示出的对齐标记220是用于将随后形成的特征定位在衬底210上或其中的精准位置处的全局对齐标记。在所示实施例中，衬底210包括3个对齐标记。但是，对齐领域的技术人员理解，可以使用任何数量的全局对齐标记，而且仍在本发明的范围内。在一个实施例中，可以用全场(full-field)掩模操作来放下(put down)一些包含对齐标记220的初始层。但是，其它方法也可以用于它们的制造。

转向图3，示出在衬底210上形成一个或多个第一类型器件之后的图2的器件200。例如，(上面讨论的)步骤130至160可用于在衬底210上形成一个或多个器件。由于这些步骤已经讨论过，因此不再赘述。

在图3的示例性实施例中，重复在步骤130至160中示出的工艺以提供在衬底210上的多个不同区域320，多个不同区域320中的每一个都具有一个或多个第一类型的器件。例如，在图3中，步骤130至160被重复16次，从而形成16个不同的区域320。该步骤和重复工艺通常是用于形成一个或多个第一类型器件的模具310场尺寸(field size)的限制的函数。如所期望的，可以用对齐标记220来定位不同的区域320。

在图3中也示出，每个不同的区域320优选具有局部对齐标记330。本领域技术人员可以理解，该局部对齐标记330允许随后形成的特征相对于不同的区域320精确地定位，具体的说相对于位于该区域中的一个或多个器件定位。这对参照图3描述的步骤和重复工艺特别有利，因为不同区域的定位相对于对齐标记220可能非常不同。

参照图4，示出在衬底210上，具体的说是在一个或多个第一类型的器件上形成电介质层410之后的图3的器件200。电介质层410可以类似于在上述步骤170中形成的材料层。因此，电介质层410、其包括的材料、其厚度和任何其它与其本身或与其制造有关的特性都可能变化，而仍然在本发明的范围内。在所示的实施例中，电介质层410是层间电介质层材料。

转向图5，示出在电介质层410上形成抗蚀剂层510之后图4的器件200。在给出的实施例中，抗蚀剂层510毯式沉积在电介质层410上。抗蚀剂层510可以是任何公知的与直接写入系统一起使用的抗蚀剂层。因此，直接写入领域的技术人员会理解与抗蚀剂层510关联的细节。

转向图6，示出在对抗蚀剂层510进行了直接写入技术之后图5的器件200。例如，在该实施例中，抗蚀剂层510将受到配置为改变抗蚀剂层510的部分的材料特性的电子束的照射。此后，可以显影(develop)暴露于直接写入信号的毯式抗蚀剂层510。在该实施例中，毯式抗蚀剂层510的显影在抗蚀剂510中留下开口610。在该实施例中，抗蚀剂中的开口610对应于一个或多个第二类型的器件，如一个或多个导电特征。但是应当注意，其它直接写入技术也可以用于形成开口610。因此，本发明不限于参照图6描述的直接写入技术。

本领域技术人员理解，直接写入技术可以，并且很可能，具有检测局部对齐标记330的能力。因此，直接写入技术应当能够在写入期间基于这些局部对齐标记330来进行局部对齐调整。本领域的技术人员可以理解，这是该工艺的很有利的特性，因为压印光刻步骤可以引入一些局部对齐的问题，然后这些问题可以通过直接写入技术解决。

转向图7，示出在已构图的抗蚀剂层510上和开口610内形成毯式金属化层之后图6的器件200。然后可以去除其上具有金属化层的已构图的抗蚀剂层510，最终产生导电特征710。如前所示，导电特征710对应于利用直接写入技术在抗蚀剂层510中形成的开口610。本领域的技术人员可以理解，导电特征710可以是迹线(trace)、互连或者迹线和互连的组合，而且都在本发明的范围内。参照图5至图7所述的工艺有一些类似于参照步骤180描述的工艺。

在本发明的替换实施例中，导电特征710可以利用热解工艺形成。例如在一个实施例中，可以在激光曝光之前将选择性地吸收激光波长的有机染料添加到金属有机化学物溶液中，从而加强激光在随后曝光于激光的金属有机化学物膜区域上的吸收。在曝光区域上增加光吸收导致被曝光金属至少部分热解。使用溶剂冲洗显影金属有机化学物膜的没有受到激光热解的区域。随后该金属的完全热解和快速热退火可以产生导电的互连线。涉及热解的更为详细的信息可以在美国专利4916115、4952556和5164565中找到，在此通过引用而将它们都全文合并于此。

参照图1的流程图100描述的工艺，或者参照图2至图7描述的工艺，都具有优于传统工艺的很多好处。首先，该工艺为需要用压印光刻可能实现的高分辨率的特征获得压印光刻的全部优点，同时又不会遇到扩大使用压印光刻工艺的压印模具所带来的问题。其次，该工艺还利用直接写入技术以价廉的方式实现高分辨率特征的互连。

本发明的工艺还具有更快的全面生产间隔，因为不需要为传统光学光刻步骤获得光掩模。时间间隔的改善在用于新产品的最初原型制造时意义重大，由此改善新产品引入的时间间隔。此外，在器件的总数很小的适当的(niche)、特定于应用的器件的情况下，可以实现成本的节省。在这种情况下，可以避免用于金属化层的光掩模的成本。

最后转向图8，示出组合了根据本发明原理构造的一个或多个有源器件810和导电特征820的集成电路(IC)800的截面图。IC 800可以包括诸如用于形成CMOS器件的晶体管，BiCMOS器件、双极器件以及电容器或其它类型器件的器件。IC 800还可以包括无源器件，如电感器或电阻器，或者还可以包括光学器件、光电子器件或纳米技术器件。本领域的技术人员熟悉这些不同类型的器件以及它们的制造，尤其是，这些器件可以，并将经常，包括纳米尺度的器件。在图8所示的具体实施例中，导电特征820位于电介质层830内部。导电特征820与有源器件810接触，由此形成可运行的集成电路800。

尽管详细描述了本发明，本领域的技术人员可以理解，在不脱离本发明最广泛形式的精神和范围的情况下，可以进行各种改变、替换和变更。