基于现场可编程门阵列的155M比特误码分析测试仪

摘要

本发明公开了一种基于现场可编程门阵列的155M比特误码分析测试仪，涉及光通信仪器仪表测试领域中一种误码分析测试仪；本发明通过现场可编程门阵列来实现伪随机码序列的发送、接收和误码检测计数，从而方便、快速、准确地进行误码分析测试。由被测试设备A、时钟数据提取恢复芯片B、时钟合成芯片C、现场可编程门阵列芯片D、单片机E、液晶显示屏、误码指示灯F、薄膜键盘G、串口通信接口H组成；现场可编程门阵列主要包括发送模块、接收模块、计数模块。本发明结构紧凑、便携方便、稳定性好、操作简便，对测试人员没有很高的技能要求，适合于通信系统的性能测试，比如稳定性、抖动、相位容差及光通信中的灵敏度、消光比等；也方便在工程现场测试。

说明书

技术领域

本发明涉及光通信仪器仪表测试领域中一种误码分析测试仪；具体地说，涉及一种现场可编程门阵列，通过现场可编程门阵列来实现伪随机码序列的发送、接收和误码检测计数，从而方便、快速、准确地进行误码分析测试。

背景技术

在通信系统上，误码率是一项非常重要的指标。随着通信技术的不断发展，传输速率越来越高，误码测试的速率也在不断提升。目前，国外同性能的仪器如美国Agilent 522A价格过高，国产的硅谷通信SGT-1BS等测试速率一般在2M以下，不能满足目前FTTH(Fiber To The Home光纤到户)条件的通信155M以上的测试速率。

本发明涉及的技术和需要注意到的问题：

1、伪随机码序列

伪随机码序列常用于数字传输系统、光纤通信系统、数字微波系统的误码检测与告警检测。许多数字通信理论的结论都基于这样一个假设：原始的信源信号为0、1等概率并相互独立的随机数字序列，同样，实际数字通信系统，也是基于同样的假设。伪随机码具有周期随机性的优良特征，其测试结果可以比较逼真地反映数字通信系统的实际可靠度。

2、现场可编程门阵列

现场可编程门阵列(简称FPGA)是在可编程器件的基础上进一步发展的产物。它是作为专用集成电路领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。现场可编程门阵列本质上是未完全连接的逻辑和信号处理资源阵列。这些信号处理资源使设计人员可利用高度可扩展的并行处理技术来实现预定功能。因此，现场可编程门阵列架构非常适合以高度并行的方式获得极高的性能。

3、高速印刷电路板信号完整性

随着电子系统中逻辑和系统时钟频率的迅速提高和信号边沿不断变陡，印刷电路板的线迹互连和板层特性对系统电气性能的影响也越发重要。对于低频设计，线迹互连和板层的影响可以不考虑；当频率超过50MHz时，互连关系必须以传输线考虑，而在评定系统性能时也必须考虑印刷电路板板材的电参数。因此，高速系统的设计必须面对互连延迟引起的时序问题以及串扰、传输线效应及阻抗匹配等信号完整性问题。

发明内容

本发明的目的在于克服现有技术存在的缺点和不足，提供一种基于现场可编程门阵列的155M比特误码分析测试仪。

本发明的推出希望在平抑国外仪表的价格和填补国内空白方面做一些努力。

本发明的目的是这样实现的：

通过采用现场可编程门阵列+单片机的结构，实现155Mbps(Mega Bits PerSecond百万位每秒)速率的伪随机码序列的误码分析测试。本发明适合于通信系统的性能测试，比如稳定性、抖动、相位容差及光通信中的灵敏度、消光比等；其便携性使其也方便在工程现场测试。

本发明的软硬件均为模块化结构。采用了现场可编程门阵列、单片机编解码、信息插入、告警切换于一体，使电路变得简单，从而提高了整机的可靠性，使得各项指标满足ITU-T(国际电报电话通信联合会)各项建议。

本发明主要分为两个部分，一个是伪随机码序列的数据信源，即发送端；另一个是接收端，它对回传的数据流进行接收，并通过与数据源同步的伪随机码生成器的数据进行对比检测，得出接收的总位数和接收的误码数两个数组，然后由单片机E计算出误码率，即误码率＝误码数/总位数，把相关参数实时输出液晶显示屏、误码指示灯F并记录。

具体地说，如图1，本发明由被测试设备A、时钟数据提取恢复芯片B、时钟合成芯片C、现场可编程门阵列芯片D、单片机E、液晶显示屏、误码指示灯F、薄膜键盘G、串口通信接口H组成；

其连接关系是：液晶显示屏、误码指示灯F、薄膜键盘G、串口通信接口H分别与单片机E连接；被测试设备A、时钟数据提取恢复芯片B、时钟合成芯片C、单片机E分别与现场可编程门阵列芯片D连接。

本发明的工作原理是：薄膜键盘G是人机交互输入端；液晶显示屏、误码指示灯F是人机交互输出端；单片机E通过串口通信接口H与上位机通信；现场可编程门阵列芯片D控制时钟合成芯片C输出指定频率并按此频率输出信源比特流；通过被测试设备A的信号通道，由时钟数据提取恢复芯片B提取时钟、数据给现场可编程门阵列芯片D；现场可编程门阵列芯片D通过误码检测机制，计数误码和总位数。

开机启动后，通过薄膜键盘G设置各种工作参数(包括码型、速率、输入输出接口类型、是否自环测试)，并由单片机E把这些参数传递给现场可编程门阵列芯片D，现场可编程门阵列芯片D根据得到的参数、驱动时钟合成芯片C输出指定的频率和频率锁定信号，现场可编程门阵列芯片D里的伪随机码序列发送模块以时钟合成芯片输出的频率为时钟信号，以时钟合成芯片C的频率锁定信号为使能信号发送测试码型，即信源数据；伪随机码序列接收模块根据接收到的码型随动同步，通过对自循环的伪随机码序列码与接收到的码逐位比较，并将比较后的结果作为触发信号传递给计数模块，计数模块将计数结果实时传递给缓存模块，单片机E通过定时器以1s为周期读取缓存中的内容，并将结果分析后驱动到液晶显示屏、误码指示灯F上，从而实现了界面友好的人机交互误码分析检测平台。

所述的现场可编程门阵列芯片D，如图2，由频率生成器控制模块D1、09阶伪随机码发生器D2、15阶伪随机码发生器D3、23阶伪随机码发生器D4、伪随机码串行发送控制模块D5、串行发送缓冲D6、串行接收缓冲D7、09阶伪随机码发生器的接收比较端D8、15阶伪随机码发生器的接收比较端D9、23阶伪随机码发生器的接收比较端D10、接收比较3选1控制端D11、总位数计数模块D12、误码数计数模块D13、主干控制模块D14组成；

其连接关系是：频率生成器控制模块D1与伪随机码串行发送控制模块D5的连接由09阶伪随机码发生器D2、15阶伪随机码发生器D3、23阶伪随机码发生器D4并行连接；串行发送缓冲D6与伪随机码串行发送控制模块D5串行连接；串行接收缓冲D7与接收比较3选1控制端D11的连接由09阶伪随机码发生器的接收比较端D8、15阶伪随机码发生器的接收比较端D9、23阶伪随机码发生器的接收比较端D10并行连接；接收比较3选1控制端D11与主干控制模块D14的连接由总位数计数模块D12、误码数计数模块D13并行连接；主干控制模块D14分别与频率生成器控制模块D1、09阶伪随机码发生器D2、15阶伪随机码发生器D3、23阶伪随机码发生器D4、伪随机码串行发送控制模块D5、09阶伪随机码发生器的接收比较端D8、15阶伪随机码发生器的接收比较端D9、23阶伪随机码发生器的接收比较端D10、接收比较3选1控制端D11、总位数计数模块D12、误码数计数模块D13连接。

现场可编程门阵列芯片D的工作原理是：现场可编程门阵列芯片D根据得到的参数选择09阶伪随机码发生器D2、15阶伪随机码发生器D3或23阶伪随机码发生器D4中的一路生成伪随机码序列波形；通过串行发送缓冲D6、被测试设备A、串行接收缓冲D7形成通信回路；选择09阶伪随机码发生器的接收比较端D8、15阶伪随机码发生器的接收比较端D或23阶伪随机码发生器的接收比较端D10中的一路作误码比较；接收比较3选1控制端D11将比较结果传给总位数计数模块D12、误码数计数模块D13形成计数结果；总位数计数模块D12、误码数计数模块D13将结果降低频率，抽样传递给主干控制模块D14；主干控制模块D14经过分析就可以知道当前被测设备的误码率和误码类型了。

本发明的主要技术指标与功能：

1、多速率：可以实现30M、62M、78M、125M、156M的伪随机码序列误码分析；

2、伪随机码序列级数：9级、15级、23级；

3、频率精度：50ppm；

4、输出光功率≥-3dBm；

5、接收灵敏度≥-37dBm(BER≤10^-10)；

6、消光比Ex＞12；

7、接口：电接口TTL、LVPECL；光接口：SC；

8、PC远程监控，并支持系统升级。

本发明具有以下优点和积极效果：

1、通过现场可编程门阵列可以实现多速率、多级数的伪随机码序列发收；

2、内置BCD码计数，突破整型变量的最大计数，原则上可以根据用户的需求实现无穷计数；

3、通过串口接口可以实现多机联调，及通过上位机程序可以实现PC远程控制，为大规模自动化测试提供了良好的接口；

4、内置电口、光口输入输出分路，非常方便的共用户测试时观察电眼图或光眼图；

5、通过复用、解复用电路，误码分析速率可以方便的升级到622Mbps、1.25Gbps；

6、结构紧凑，便携方便，稳定性好，操作简便，对测试人员没有很强的技能要求。

本发明适合于通信系统的性能测试，比如稳定性、抖动、相位容差及光通信中的灵敏度、消光比等；其便携性使其也方便在工程现场测试。

附图说明

图1-本发明组成框图；

图2-现场可编程门阵列功能模块框图；

图3-现场可编程门阵列发送模块框图；

图4-现场可编程门阵列接收模块框图；

图5-现场可编程门阵列计数模块框图。

其中：

A-被测试设备；

B-时钟数据提取恢复芯片；

C-时钟合成芯片；

D-现场可编程门阵列芯片，

D1-频率生成器控制模块，让其产生制定的频率，

D2-09阶伪随机码发生器，

D3-15阶伪随机码发生器，

D4-23阶伪随机码发生器，

D5-伪随机码串行发送控制模块，

D6-串行发送缓冲，

D7-串行接收缓冲，

D8-09阶伪随机码发生器的接收比较端，

D9-15阶伪随机码发生器的接收比较端，

D10-23阶伪随机码发生器的接收比较端，

D11-接收比较3选1控制端，

D12-总位数计数模块，

D13-误码数计数模块，

D14-主干控制模块；

Da-发送模块；

Db-接收模块；

Dc-计数模块；

E-单片机；

F-液晶显示屏、误码指示灯；

G-薄膜键盘；

H-串口通信接口。

具体实施方式

下面结合附图和实施例进一步说明。

1、标准部件优选

被测试设备A指光电转换模块和系统级的光通道、电通道；

时钟数据提取恢复芯片B选用SY87700V；

时钟合成芯片C选用SY87739L；

单片机E选用C8051F005；

液晶显示屏、误码指示灯F选用精电蓬远的20464C；

薄膜键盘G选用3X3键盘连线；

串口通信接口H选用MAX3223E芯片。

2、现场可编程门阵列的实现方式

考虑到工作电压、处理速度、价格、支持的接口类型、等价逻辑门的容量大小和功耗，现场可编程门阵列芯片D选用了Xilinx的Spartan IIE系列的XC2S50E-TQFP144芯片。该芯片有：50K的系统门；1728个逻辑单元；4个延迟锁相环(DLL)；24K分布式RAM；102个用户可用I/O，并支持18种电平类型，如LVTTL，PECL，LVDS等；200MH的并行处理速度，可以满足嵌入式的高速并行数据处理的需要。

现场可编程门阵列部分的附属集成电路有时钟合成芯片C(SY87739L)和时钟数据提取恢复芯片B(SY87700V)。

现场可编程门阵列主要有下列三个方面的任务：

①发送模块Da根据单片机传递的参数控制时钟合成芯片C输出制定的频率；触发相应的伪随机码序列发送模块产生测试系统的信源比特流。

如图3，发送模块Da的流程是：

按同步时序电路设计，以时钟合成芯片C提供的频率为触发，以相应的抽头异或后传递给最高位，其原最高位至最低位右移一位，最低位同时作为信源数据输出。

②接收模块Db前端由时钟数据提取恢复芯片B接收通信系统输出的比特流，恢复接收检测模块所需要的时钟、数据；并将其与本地产生的同步比特流进行比较；比较的同时，根据瞬间误码率来判定是否伪同步，及根据10^-3、10^-6误码率判定是否需要告警信号丢失、误码指示灯、触发接收端复位。

如图4，接收模块Db的流程是：

输入数据依次填充入缓存后，以时钟数据提取恢复芯片B提取的时钟频率触发本地为随机码序列，逐位比较后，将比较结果传递给计数模块Dc。

③计数模块Dc根据比较结果产生2个数组，误码数和总位数；并根据单片机E的指令回传测试数据。

计数模块Dc的流程是：

以时钟数据提取恢复芯片B提取的时钟为触发，在其控制使能信号的许可下，根据满十进一原则，计数位依次串联，就可以产生所需要的计数长度，从而高速同步地完成计数功能。

3、单片机E部分的实现方式

单片机E由于需要3.3v工作电压，比较大的程序存储区和数据空间，丰富的IO口，较强的抗干扰能力和良好的开发环境；这里选用了Cygnal公司的C8051F005芯片。C8051F005芯片以它的集成度高、体积小、低功耗和优越的节电模式等特点成为嵌入式系统和便携式设备使用的理想选择。

该单片机主要有下列三个个方面的任务：

①通信部分单片机与上位PC机进行信息交换和控制，从而进行自动测试

②设置部分通过键盘设置输入需要测试的各种参数(如速率、伪随机码级数、I/O接口)；

③显示部分单片机根据定时以1s的时间间隔读取现场可编程门阵列提供的2个数组(总位数和误码数数组)即可分析误码测试状况，并将结果后驱动到液晶显示屏、蜂鸣器和数码管上，便于测试人员分析。

综上所述，本发明通过现场可编程门阵列的高速并行处理能力，模块化的编程将误码测试仪分解为三个模块：发送模块Da、接收模块Db和计数模块Dc。

通过单片机与上位机进行信息交换和控制，从而进行自动测试或者通过键盘设置输入需要测试的各种参数(如速率、伪随机码级数、输入/输出接口类型)。

现场可编程门阵列的发送模块根据单片机提供的速率、伪随机码级数等参数等触发相应的伪随机码发送子模块，以伪随机码序列作为测试系统的信源数据。

现场可编程门阵列的接收模块根据单片机提供的速率、伪随机码级数等参数触发相匹配级数的接收子模块，接收通信系统输出的比特流，并将其与本地产生的、与发送端随动同步的比特流进行比较，从而完成误码测试。

本发明的最大特点就是：通过一个移位寄存器，实现接收端与发送端的伪随机码序列的随动同步，减去了通常比特误码率测试所需要的、比较复杂而耗时的码头匹配阶段或者码头控制阶段。

计数模块Dc突破了长整型数据长度(最大数量级10¹⁰)的限制，通过BCD(Binary Convert Decimal即二进制转化为十进制编码)叠加计数的原理计数，可以实现无穷计数，并且大大简化了随后的误码率计算。

在一般的工程测试实践中，通常关心的只是误码率的量级，因而误码测试仪也就没有必要准确地算出实际的误码率，因此，单片机E根据现场可编程门阵列计数器得到BCD码格式的总比特数“2，687，875，123，678”和误码计数“5”，得到科学计数数值“2.6×10¹²”和“5×10⁰”；这样单片机E就可以计算出相当精确的误码率“1.92×10¹¹”。采用这种近似算法可能造成的最大系统误差是输出误码率的。但是，在数字通信测试系统中，这样的误差并不会对系统误码率数量级的判断。经实验验证，这种测试误码率的测试算法是完全可行的。