一种用于集成电路设计流程可信设计的方法及电路

摘要

本发明公开了一种用于集成电路设计流程可信设计的方法及电路，包括：获取集成电路的门级网表；其中，所述集成电路门级网表包括工艺偏差信息；获取所述集成电路中的待测路径；将所述待测路径配置成环形振荡器；在所述集成电路的门级网表中增加片上检测电路的门级网表以完成新电路的版图设计；对所述新电路进行第一次动态仿真，得到所述环形振荡器的频率阈值范围；根据所述频率阈值范围利用所述检测电路对所述新电路进行可信设计验证。本发明提供的可信设计方法将木马对侧信道信息的影响直接反映在路径延迟上，省去了对木马进行建模的过程，降低了测试难度；同时检测电路结构简单，易于整合进集成电路设计流程，保证了测量的精确。