一种用于集成电路版图设计的二维符号紧缩新方法

摘要

本文提出了一种二维集成电路(IC)符号版图设计紧缩的新方法。该法通过把布放的元件和选择的原点之间的距离减至最小来获得紧凑的设计版图。与一维紧缩比较起来,这种算法可获得更好的结果.而且其时间的复杂度具有同样的数量级。