FinFET结构和用于调整FinFET结构中的阈值电压的方法

摘要

公开了FinFET结构和用于制造FinFET结构的方法。该方法包括对FinFET结构的栅极叠层执行氧退火处理以引起Vt漂移。在侧壁拉低之后以及在硅化之后执行氧退火处理。一种结构，其包含从半导体膜图案化的多个鳍结构。该结构还包含包覆在多个鳍结构周围的栅极叠层。该栅极叠层包含经受横向氧扩散以引起栅极叠层的Vt漂移的高k电介质材料。

说明书

技术领域

本发明涉及半导体结构和制造方法，特别是涉及FinFET结构及其制造方法。

背景技术

FinFET结构是一种具有从衬底突出的半导体材料的较窄的有源区域以类似鳍的场效应晶体管。该鳍包含源极区域和漏极区域，使得鳍的区域被浅沟槽隔离（STI）分开。FinFET还包含位于源极区域和漏极区域之间的栅极区域。栅极区域在鳍的顶面和侧壁上形成，使得它包覆在鳍周围。鳍的在源极区域和漏极区域之间的栅极下延伸的部分是沟道区域。

FinFET被视为用于取代先进（超过32nm节点）CMOS中的常规平面块体MOSFET的主要候选。这主要是它们对沟道具有优越的栅极控制，从而导致改善的短沟道效果免疫力和Ion/Ioff比。

一种类型的FinFET是在绝缘体上硅（SOI）晶片上制成的，它提供较低的从源极到漏极的泄漏电流，原因是在鳍下面存在阻挡泄漏电流的氧化物层。另一类型的FinFET是在常规的块体硅晶片上制成的。这些FinFET由于它们的较低的成本以及在单个产品中共同集成常规的平面块体FET和FinFET的选项而可被视为有利。

用于多Vt提供的常用方法是通过阱掺杂。但是，在当前的FinFET处理中，难以单独通过鳍中的阱掺杂实现宽范围的阈值电压。并且，在高k和金属栅极FinFET技术中，由沟道SiGe和NFET和PFET栅极叠层图案化和RIE（反应离子蚀刻）引起的复杂性，在FinFET的鳍周围具有可接受的轮廓，栅极首先集成变得越来越困难。

因此，在现有技术中需要克服上述的缺点和限制。

发明内容

在本发明的一个方面中，一种方法包括对FinFET结构的栅极叠层执行氧退火处理以引起Vt漂移。氧退火处理是在硅化之后执行的。

在本发明的另一方面中，一种方法包括在绝缘体层上形成多个鳍结构。该方法还包括形成包覆在多个鳍结构周围的栅极叠层。该栅极叠层包含沉积于多个鳍结构上的高k电介质材料。该方法还包括通过使高k电介质材料经受氧退火处理而调整栅极叠层的Vt阈值。

在本发明的又一方面中，一种结构包括从半导体膜图案化的多个鳍结构。该结构还包括包覆在多个鳍结构周围的栅极叠层。该栅极叠层包含经受横向氧扩散以引起栅极叠层的Vt漂移的高k电介质材料。

在本发明的另一方面中，提供一种可触知地体现于机器可读存储介质中的用于设计、制造或测试集成电路的设计结构。该设计结构包含本发明的结构。在其它的实施例中，在机器可读数据存储介质上编码的硬件描述语言（HDL）设计结构包含当在计算机辅助设计系统中被处理时产生包含本发明的结构的FinFET结构的机器可执行表示的要素。在其它的实施例中，提供用于产生FinFET结构的功能设计模型的计算机辅助设计系统中的方法。该方法包括产生FinFET结构的结构要素的功能表示。

附图说明

在以下的详细描述中，参照附图通过本发明的示例性实施例的非限制性的例子描述本发明。

图1～6表示根据本发明的各方面的结构和各制造过程；

图7表示根据本发明的各方面的向边缘带的Vt漂移的处理窗口；

图8是用于半导体设计、制造和/或测试中的设计处理的流程图。

具体实施方式

本发明涉及半导体结构和制造方法，特别是涉及FinFET结构和FinFET结构的制造方法。具体而言，本发明的方法提供用于调整FinFET结构中的阈值电压的处理，由此提供制造（i）不使用沟道SiGe的PFET Vt器件和（ii）不增加阱掺杂的高NFET Vt器件的能力。通过使用掩蔽间隔物RIE和氧退火处理实现这一点。

在实施例中，该方法包括在硅化之后拉低或使栅极结构上的间隔物侧壁凹陷，以露出高k电介质材料和栅极叠层的功函金属的多个部分。该结构然后经受适度温度氧退火，以填充高k电介质材料中的氧空位，从而导致栅极结构的阈值电压漂移。该处理是自限制的，并且不引入额外可变性。

有利地，本发明不需要阱掺杂，该阱掺杂不能在FinFET结构中实现宽范围的阈值电压（Vt范围）。并且，FinFET结构可经受自限制阈值电压调整，而没有任何器件性能劣化。例如，本发明的结构不表现由于低温氧退火导致的任何再生长。并且，本发明的优点包括：（i）通过消除复杂的沟道SiGe epi和PFET叠层金属图案化和RIE处理，简化制造过程；（ii）减少电离杂质散射；以及（iii）减少反向偏压结泄漏。并且，由于FinFET结构中的有限数量的设计宽度，由氧退火引起的常见的窄沟道效果在本发明中得以避免。

图1表示根据本发明的各方面的结构和各处理步骤。具体而言，结构5包含绝缘体层10和半导体膜15。虽然没有示出，但本领域技术人员可以理解，绝缘体层10可被设置在衬底上，例如，任何已知的绝缘体上硅（SOI）材料。绝缘体层10可以是任何绝缘体层，诸如，例如，氧化物材料。在SOI实现中，绝缘体层10可以是通过常规的SIMOX处理（注入氧隔离）或晶片接合（bond）技术形成的埋入氧化物层（BOX）。在SOI实现中，可通过常规的晶种（seed）方法形成半导体膜15。在常规的晶种方法中，直接在绝缘体上生长Si层。

在实施例中，半导体膜15被图案化以形成鳍结构15a。鳍结构15a将形成跨着鳍结构15a的栅极结构的多个源极区域和漏极区域。具体而言，半导体膜15经受常规的光刻和蚀刻处理,以形成鳍结构15a。光刻处理包含在半导体膜15上沉积抗蚀剂（resist），其被曝光以形成图案（开口）。然后通过图案执行蚀刻处理，例如，反应离子蚀刻，以形成鳍结构15a。然后可通过使用常规的灰化处理去除抗蚀剂。

在图2中，高k电介质材料20沉积于鳍结构15a和绝缘体层10上。在实施例中，高k电介质材料20可以是通过使用常规的化学气相沉积（CVD）处理沉积的覆盖层。高k电介质材料可以为例如HfO₂或ZrO₂或其它高k电介质材料。高k电介质材料的其它例子包含可例如通过使用CVD或诸如原子层沉积（ALD）的其它已知的处理沉积的硅化铪或硅化锆。

在图3中，通过使用诸如金属溅射沉积或CVD的常规的沉积方法，在高k电介质材料20上沉积一种或更多种功函金属25。在实施例中，为了实现希望的eV值，功函金属25可以是适于NFET或PFET器件的任何金属。例如，本发明设想分别处于4eV和5eV附近的NMOS和PMOS栅极；但本发明也设想其它的值。例如，功函的可接受的范围对于NMOS器件可以为约4.1～4.4eV，而对于PMOS器件可以为约4.8～5.1eV。在实施例中，可以使用难熔金属作为功函金属。这些难熔金属例如对于NMOS器件可以为Ta、TaN、Nb，而对于PMOS器件可以为WN和RuO₂；但也设想其它金属供本发明使用。

在图4中，在一个或更多个功函金属25上沉积和图案化栅极叠层30。在实施例中，栅极叠层30包含多晶硅材料，该多晶硅可以是通过使用常规的CVD处理沉积的覆盖层。在沉积之后，多晶硅材料可通过使用常规的光刻和例如为RIE的蚀刻处理被图案化以形成栅极叠层30。在实施例中，栅极叠层30在鳍结构15a周围即侧壁和顶面形成。在栅极叠层30的侧壁上形成侧壁间隔物35。在实施例中，侧壁间隔物35是氮化物，该氮化物可通过使用常规的CVD处理沉积。然后通过使用常规的掺杂剂和处理，在栅极叠层30的两侧（例如，与侧壁间隔物35相邻）形成在鳍结构15a中的源极和漏极区域。该结构然后经受常规的退火处理以形成硅化区域40。退火处理例如可以是本领域技术人员已知的快速热退火处理（RTA）。退火处理可在约650℃～1150℃的温度下进行。

在图5中，侧壁间隔物35被凹陷或者被拉低，以露出一个或更多个功函金属25和高k电介质材料20。在实施例中，侧壁间隔物35可通过使用RIE处理被凹陷或者被拉低，以露出栅极叠层30一部分用于Vt调整。RIE处理包含例如抗蚀剂的形成，该抗蚀剂然后被曝光以形成图案。在实施例中，图案与侧壁间隔物35对准。然后执行蚀刻处理以拉低侧壁间隔物35，从而露出一个或更多个功函金属25和高k电介质材料20。

然后对该结构执行氧退火处理即横向氧扩散，以引起Vt漂移。例如，执行约400°～约500°的氧退火，以引起希望的Vt漂移。本领域技术人员可以理解，由于本发明实现相对较低温度的退火，因此不存在再生长的问题。出于这种原因，没有与Vt漂移相关的性能劣化。在实施例中，Vt漂移可为0～400mV，其中，处理窗口由热力学边界和动力学边界确定。

在图6中，可在栅极叠层30侧上沉积附加的氮化物材料以完成侧壁间隔物35。可通过使用例如为CVD的常规的沉积处理来沉积氮化物材料。

图7表示根据本发明的多个方面的向边缘带的Vt漂移的处理窗口。具体而言，图7表示平带电压（阈值电压）与退火温度（℃）的关系图。该示图表示，处理窗口由热力学边界和动力学边界确定，如由边界线所示的。例如，对于较大的Vt漂移，400℃<T<500℃。

图8是用于半导体设计、制造和/或测试中的设计处理的流程图。图8表示例如用于半导体IC逻辑设计、模拟、测试、布局和制造中的示例性设计流程900的框图。设计流程900包含用于处理设计结构或器件以产生上述和图1～6所示的设计结构和器件的在逻辑上或者另外在功能上等同的表示的处理、机器和/或机构。由设计流程900处理和/或产生的设计结构可在机器可读传送或存储介质被编码，以包含当在数据处理系统上被执行或者另外被处理时产生硬件部件、电路、器件或系统的逻辑上、结构上、机械上或另外在功能上等同的表示的数据和/或指令。机器包含但不限于用于诸如电路、部件、器件或系统的设计、制造或模拟的IC设计处理中的任何机器。例如，机器可包括光刻机、用于制造掩模的机器和/或设备（例如，电子束书写器）、用于模拟设计结构的计算机或设备、用于制造或测试处理中的任何装置或用于将设计结构的在功能上等同的表示编程到任何介质中的任何机器（例如，用于编程可编程门阵列的机器）。

设计流程900可根据所设计的表示的类型改变。例如，用于构建应用特定IC（ASIC）的设计流程900可与用于设计标准部件的设计流程900或与用于将设计实例化为可编程阵列的设计流程900不同，该可编程阵列例如是由Inc.或Inc.提供的可编程门阵列（PGA）或场可编程门阵列（FPGA）。

图8示出包含优选通过设计流程910处理的输入设计结构920的多个这种设计结构。设计结构920可以是由设计处理910产生和处理以产生硬件器件的逻辑上等同的功能表示的逻辑模拟设计结构。设计结构920也可以是或者替代性地包含当通过设计处理910被处理时产生硬件器件的物理结构的功能表示的数据和/或程序指令。不管是否代表功能和/或结构设计特征，都可通过使用诸如通过芯开发人员/设计人员实现的电子计算机辅助设计（ECAD）产生设计结构920。当在机器可读数据传送、门阵列或存储介质上被编码时，设计结构920可通过设计处理910内的一个或更多个硬件和/或软件模块被访问和处理，以模拟或另外在功能上表示诸如图1～6所示的那些的电子部件、电路、电子或逻辑模块、装置、器件或系统。因而，设计结构920可包括包含当通过设计或模拟数据处理系统被处理时在功能上模拟或另外代表电路或其它水平的硬件逻辑设计的人和/或机器可读源代码、编译结构和计算机可执行代码结构的文件或其它数据结构。这种数据结构可包含硬件描述语言（HDL）设计实体或符合诸如Verilog和VHDL的低级HDL设计语言和/或诸如C或C++的高级设计语言并且/或者与其兼容的其它数据结构。

设计处理910优选使用和加入硬件和/或软件模块，以用于合成、翻译或另外处理图1～6所示的部件、电路、器件或逻辑结构的设计/模拟功能等同，从而产生可包含诸如设计结构920的设计结构的网表980。网表980可包含例如表示描述与集成电路设计中的其它元件和电路的连接的导线、离散部件、逻辑门、控制电路、I/O器件、模型等的列表的编译或另外被处理的数据结构。可通过使用迭代处理合成网表980，在该迭代处理中，网表980根据器件的设计规范和参数被重新合成一次或更多次。与这里描述的其它设计结构类型同样，网表980可记录于机器可读数据存储介质上或者编程于可编程门阵列中。介质可以是诸如磁或光盘驱动、可编程门阵列、紧致快擦写或其它快擦写存储器的非易失性存储介质。另外，或者，替代性地，介质可以是可通过因特网或其它适于联网的手段传送或在中间存储数据包的系统或高速缓存存储器、缓冲空间或电子或光学传导器件或材料。

设计处理910可包含用于处理包含网表980的各种输入数据结构类型的硬件和软件模块。这种数据结构类型可驻留于例如库要素930内，并包含给定制造技术（例如，不同的技术节点，32nm、45nm、90nm等）的一组共用的元件、电路和器件，包含模型、布局和符号表示。数据结构类型还可包含设计规范940、表征数据950、验证数据960、设计规则970和可包含输入测试图案、输出测试结果和其它测试信息的测试数据文件985。例如，设计处理910还可包含标准机械设计处理，诸如应力分析、热分析、机械事件模拟、对诸如铸造、成形和裸片压力形成等的操作的处理模拟。机械设计领域技术人员可想到在不背离本发明的范围和精神的情况下用于设计处理910中的可能的机械设计工具和应用的范围。设计处理910还可包含用于执行诸如定时分析、验证、设计规则检查、布局和布线操作等的标准电路设计处理的模块。

设计处理910使用并且加入诸如HDL编译器和模拟建模工具的逻辑和物理设计工具，以与示出的支持数据结构中的一些或全部一起连同任何附加的机械设计或数据（如果适用的话）处理设计结构920，以产生第二设计结构990。

设计结构990以用于交换机械器件和结构的数据的数据格式（例如，存储于IGES、DXF、Parasolid XT、JT、DRG中的信息或者用于存储或呈现这种机械设计结构的任何其它适当的格式）驻留于存储介质或可编程门阵列上。与设计结构920类似，设计结构990优选包含驻留于传送或数据存储介质上并且当通过ECAD系统被处理时产生图1～6所示的本发明的实施例中的一个或更多个的在逻辑上或另外在功能上等同的形式的一个或更多个文件、数据结构或其它计算机编码数据或指令。在一个实施例中，设计结构990可包含在功能上模拟图1～6所示的器件的编译、可执行HDL模拟模型。

设计结构990还可使用用于交换集成电路的布局数据的数据格式和/或符号数据格式（例如，存储于GDSII（GDS2）、GL1、OASIS、映射文件或用于存储这种设计数据结构的任何其它适当的格式中的信息）。设计结构990可包含诸如例如符号数据、映射文件、测试数据文件、设计内容文件、制造数据、布局参数、布线、金属水平、过孔、形状、用于通过制造线布线的数据和制造商或其它设计人员/开发人员产生以上描述并在图1～6中表示的器件或结构所需要的任何其它数据的信息。设计结构990然后可前进到阶段995，例如，在阶段995中，设计结构990前进到流片，被释放到制造、被释放到掩模室，被发送到另一设计室，并送回顾客等。

上述的方法被用于集成电路芯片的制造。得到的集成电路芯片可按原衬底形式（即，作为具有多个未封装芯片的单个衬底）、作为裸片或者以封装的形式由制造商分发。在后一种情况下，芯片安装于单个芯片封装（诸如塑料载体，引线固定于线板或其它高级载体上）中或安装于多芯片封装（诸如具有表面互连或埋入互连中的任一个或两个的陶瓷载体）中。在任何情况下，芯片然后作为（a）诸如母板的中间产品或（b）最终产品的一部分与其它的芯片、离散电路元件和/或其它信号处理器件集成。最终产品可以是包含集成电路芯片的任何产品，包含玩具和其它低端应用乃至具有显示器、键盘或其它输入装置和中央处理器的高级计算机产品。

已出于解释的目的给出本发明的各种实施例的描述，但这不是详尽的或者限于公开的实施例。对于本领域技术人员来说，在不背离描述的实施例的范围和精神的情况下，许多修改和变化是十分明显的。这里使用的术语被选择以最佳地解释实施例的原理、实际应用或在市场上发现的技术上的技术改进或者使得本领域技术人员能够理解这里公开的实施例。