折叠式共源共栅CMOS LNA的优化设计

摘要

基于TSMC 0.18μm CMOS工艺,采用折叠式共源共栅式结构,设计了工作于1.5GHz,电源电压为1.5V的低噪声放大器.采用此结构可以显著增大截止频率,从而可以改善噪声系数.本文主要从结构出发,均衡了噪声系数,阻抗匹配,增益以及线性度,并在ADS仿真平台上进行了优化与仿真模拟,在中心频率处,噪声系数为0.617dB,增益S21为31.713dB,输入反射系数S11为-21.548dB,1dB压缩点为-11dBm.其仿真结果与设计指标基本一致.