基于ECC电路的软错误修复和测试诊断NBTI错误方法研究

摘要

随着器件工艺尺寸的不断减小，静态随机存取存储器（Static Random Access Memory，SRAM）中相邻的存储单元之间的距离变得越来越近，对空间和地面中的质子、中子、τ粒子以及宇宙射线等电离辐射更加敏感。由一次电离辐射事件造成的单粒子翻转（Single Event Upset，SEU）和多位错误翻转（Multiple Bit Upset，MBU）都明显增加。存储器抗辐射翻转已经成为SRAM加固中的研究热点。
　　同时，由于CMOS超大规模集成电路的发展，器件等比例缩小、栅介质层厚度的不断减小，负偏置温度不稳定性（Negative Bias Temperature Instability，NBTI）效应对PMOS器件和电路的可靠性的影响变得越来越显著，成为影响器件及电路寿命不可忽略的因素之一。
　　本文在深入研究存储器存储单元单节点翻转和多位翻转以及NBTI效应对器件老化的影响的基础上，从电路级和系统级加固方法的角度出发，利用一步大数逻辑译码的低复杂度、较小的延迟以及较高的纠错检错能力，设计了针对32位存储器抗多位翻转的加固方案，实现了对存储器的32位存储数据纠错检错能力为4的存储器加固。
　　同时，为了使本文建立的一步大数逻辑译码能够检测NBTI引起的错误，本文提出基于ECC电路的二次检测方法，设计能够对NBTI错误和软错误进行检测区分的SRAM模块。同时设计AHB总线接口，使得增加了NBTI检测机制的SRAM能够在系统中集成使用，并对设计进行验证。

目录

中文摘要

英文摘要

目录

第1章 绪 论

1.1课题背景及研究的目的和意义

1.2国内外研究现状

1.3主要研究内容

第2章 编码理论基础

2.1基本数学概念

2.2向量空间

2.3线性分组码

2.4一步大数逻辑译码

2.5本章小结

第3章 大数逻辑可译码加固SRAM

3.1一步大数逻辑译码的构造

3.2编码器设计

3.3译码器设计

3.4一步大数逻辑译码加固SRAM及验证

3.5本章小结

第4章 检测NBTI错误的SRAM设计与验证

4.1测试诊断软错误和NBTI错误设计

4.2 SRAM的AHB总线接口设计与系统级验证

4.3本章小结

结论

参考文献

声明

致谢