首页> 外文OA文献 >Partial Error Masking to Reduce Soft Error Failure Rate in Logic Circuits

【2h】

Partial Error Masking to Reduce Soft Error Failure Rate in Logic Circuits

机译：部分错误屏蔽可降低逻辑电路中的软错误故障率

页面导航

著录项
相似文献
相关主题

著录项

作者
Kartik Mohanram; Nur A. Touba;
展开▼
作者单位

展开▼
年度 1997
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Reducing Soft Error Rate in Logic Circuits Through Approximate Logic Functions [J] . Sierawski B. D., Bhuva B. L., Massengill L. W. IEEE Transactions on Nuclear Science . 2006,第期

机译：通过近似逻辑函数降低逻辑电路中的软错误率
2. Analysis of the Soft Error Susceptibility and Failure Rate in Logic Circuits [J] . Eman AlQuraishi, May Al-Roomi, Sobeeh Almukhaizim The international arab journal of information technology . 2011,第4期

机译：逻辑电路中软错误的敏感性和故障率分析
3. Design For Reducing Alpha-particle-induced Soft Errors In ECL Logic Circuitry [J] . Okabe M., Tatsuki M. IEEE Journal of Solid-State Circuits . 1989,第5期

机译：减少ECL逻辑电路中Alpha粒子引起的软错误的设计
4. Partial error masking to reduce soft error failure rate in logic circuits [C] . Mohanram, K., Touba, . 2003

机译：部分错误屏蔽可降低逻辑电路中的软错误故障率
5. Impact of logic synthesis on the soft error rate of digital integrated circuits. [D] . Limbrick, Daniel. 2012

机译：逻辑综合对数字集成电路软错误率的影响。
6. Reducing interns work hours led to fewer attentional failures and serious medical errors in intensive care units [O] . Babak Sarani, Louis H Alarcon 2005

机译：减少实习生的工作时间减少了重症监护病房的注意力障碍和严重医疗错误
7. Cost-effective approach for reducing soft error failure rate in logic circuits [O] . Kartik Mohanram, Nur A. Touba 2003

机译：降低逻辑电路中软错误率的经济有效方法
8. Evaluation of Errors in Prior Mean and Variance in the Estimation of Integrated Circuit Failure Rates Using Bayesian Methods [R] . B. C. Fletcher 1972

机译：用贝叶斯方法评估集成电路故障率估计的先验均值和方差误差

Partial Error Masking to Reduce Soft Error Failure Rate in Logic Circuits

著录项

相似文献

相关主题

期刊订阅