首页> 中文学位 >高压VDMOS功率器件工艺优化研究
【6h】

高压VDMOS功率器件工艺优化研究

代理获取

目录

声明

插图索引

表格索引

符号对照表

缩略语对照表

第一章绪论

1.1 研究意义

1.2 国内外研究状况

1.3 论文的研究目标与章节安排

第二章VDMOS器件工作机制

2.1 VDMOS器件工作原理

2.2 VDMOS器件主要参数

2.3 VDMOS器件技术特点

2.4 VDMOS器件终端结构

第三章VDMOS工艺流程设计和工艺存在的问题

3.1 工艺流程

3.2 实际产生存在的问题

3.3本章小结

第四章600V VDMOS关键工艺优化

4.1 阈值电压调节工艺优化

4.2 提高600V VDMOS产品击穿电压

4.3 氮化硅钝化工艺优化

4.4本章小结

第五章600V VDMOS新工艺研究与实现

5.1形成场限环及定义有源区

5.2 栅介质与多晶硅栅叠层形成及光刻

5.3 晶体管体区与源区离子注入掺杂

5.4 体/源接触区掺杂及介质隔离

5.5 金属化和钝化层制备

5.6 VDMOS电学特性测试结果与分析

5.7本章小结

第六章结论与展望

参考文献

致谢

作者简介

展开▼

摘要

在目前众多的功率半导体器件当中,功率 MOSFET因为具备高输入阻抗、高功率增益以及更好的热稳定性等特点,被普遍应用在功率小于10KW、电压在1KV以下的领域里。其中,VDMOS器件巧妙的将横向表面绝缘栅极效应和高压结构融合在一起,很好地提升了漏源耐压。本文重点探究现阶段600V VDMOS产品工艺所存在的问题,优化产品工艺。论文主要工作如下。
  (1)分析了引起传统工艺制造的VDMOS阈值偏高的因素:体区浓度和栅氧厚度,提出了工艺窗口筛选的方案,实验结果表明该方案在器件的击穿电压、通态电阻以及源漏间漏电流不发生改变的同时,实现了阈值电压的调整,达到了3.45V的设计要求;
  (2)分析了外延层电阻率和厚度对击穿电压的影响,在不改变版图设计的情况下,通过调整外延层电阻率和厚度提升了击穿电压的同时,保证了导通电阻达到设计要求,并进行了实验验证,结果表明外延层电阻率为17Ω?cm、厚度为51μm满足击穿电压和导通电阻的设计要求。
  (3)进一步明晰了氮化硅钝化层的应力和反射率对可靠性的影响,通过调整氮化硅钝化工艺,提升了器件可靠性;
  (4)基于对现有工艺流程分析,获得了优化的工艺流程,提高了生产线的生产效率,降低了生产成本。完成了一次6片的批量测试生产,产品测试结果表明6片中器件的阈值电压、击穿电压、导通电阻、源漏电流等CP参数全部满足设计要求。
  本文所研究的相关技术以及开发的工艺平台都已经用于大规模生产当中,产品良率达到了96%以上,具有重要的实际意义。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号