机译:低压测试在工艺变化下检测互连开放缺陷的有效性
机译:低V-DD和体偏置条件,用于在工艺变化的情况下测试桥缺陷
机译:针对小延迟缺陷的可感知串扰和过程变化的高质量测试
机译:在DRAM中的过程变化下的带状问题的缺陷导向测试
机译:DRAM / eDRAM和3D-DRAM的省电方法,利用工艺变化,温度变化,设备降级和内存访问工作负载变化,以及使用具有服务质量的3D-DRAM的创新的异构存储管理方法。
机译:利用分流谱处理改进了引导波试验的缺陷检测
机译:DRam中工艺变化下带问题的缺陷导向测试