Serial links; recovered clock; jitter; FPGAs;
机译:表征多千兆位FPGA嵌入式串行收发器的抖动性能
机译:串行链路收发器中的2.5 GHz内置抖动测量系统
机译:收发器抖动对光散射通信系统性能的影响
机译:特征在于多GigabitFPGA嵌入式串行收发器的抖动性能
机译:在高速串行链路收发器中使用前端多路复用器/多路分解器的直接调制来进行精确的时钟合成。
机译:特征在空间不同的性能以改善多标签多标签分段
机译:一个4通道的多标准自适应串行收发器,范围为1.25-10.3 GB / s,CMOS 65 nm
机译:CsI / mmC研究用于改善大型多载荷平台的抖动性能