Stanford University.;
机译:用于可扩展神经形态系统的商用FPGA上具有流控制和时钟校正功能的高速位串行双向LVDS链路上的多个AER握手通道
机译:时钟和数据恢复电路的基础知识:探索高速串行链路
机译:高速串行链路中的PLL时钟抖动分析
机译:异步PRBS错误检查器,用于测试高速自时钟串行链接
机译:低噪声时钟,用于高速串行链路
机译:太赫兹无线链路的频分复用器和解复用器
机译:用于可扩展神经形态系统的商用FPGA上具有流控制和时钟校正功能的高速位串行双向LVDS链路上的多个AER握手通道