机译:系统级ESD测试期间不遭受类似闩锁故障的片上电源轨ESD钳位电路的研究和设计
机译:低压薄氧化物CMOS技术中带有耐压电源轨ESD钳位电路的混合电压I / O接口的ESD保护设计概述
机译:纳米CMOS技术中考虑栅极泄漏的电源轨ESD钳位电路设计
机译:电动快速瞬态(EFT)测试和重新设计解决方案的微电子系统中CMOS集成电路电源导轨ESD钳位电路的出乎意料的失效
机译:CMOS逻辑集成电路中的电气故障模式。
机译:高度集成的CmOs接口电路用于sipm的基于pET成像系统
机译:在系统级ESD测试期间,芯片电源轨电阻钳钳钳钳钳电路的研究和设计
机译:容错系统中的潜在故障和覆盖。一种用于辅助测试生成的VLsI CmOs电路设计技术