adders; binary codes; error correction codes; logic design; logic gates; BCD number; binary variables; error correcting modules; reversible 4-bit parallel adder; reversible binary coded decimal adder;
机译:容错可逆二进制编码十进制加法器的新颖设计
机译:紧凑型可逆二进制编码十进制加法器电路的设计
机译:低量子成本实现可逆二进制编码 - 小数加法器
机译:利用可逆4位并行加法器设计可逆二进制编码十进制加法器
机译:带和/或门的最小并行二元加法器和紧凑型并行乘法器的方案。
机译:4位MOCLA加法器的功率分析数据集
机译:减少功率高效二进制编码小数加法器的设计与实现
机译:具有二进制输入的非同步双用户多址加法器通道的一些非常简单的代码。