circuit optimisation; field programmable gate arrays; logic CAD; reconfigurable architectures; table lookup; LUT-based FPGA; Xilinx Virtex FPGA; heuristic procedure; input orders; logic function; look up table; memory locations; partial reconfiguration; polynomial ti;
机译:基于LUT的FPGA技术映射中面积最小化的启发式方法
机译:基于LUT的FPGA技术映射的功耗最小算法
机译:基于LUT的FPGA设计中用于最小化延迟的技术映射和布局
机译:一种基于LUT的FPGA的最小化重新配置成本的新颖方法
机译:使用自组织地图的无人机旅行推销员问题的成本最小化方法
机译:设计统计功能强大的异方差2×2因子研究的系统方法同时将财务成本降至最低
机译:一种基于LUT的FPGA的最小化重新配置成本的新颖方法
机译:用成本法最小化功能成本的多路复用技术比较分析。