Monte Carlo methods; circuit optimisation; delays; integrated circuit design; leakage currents; low-power electronics; Monte Carlo analysis; body biasing; delay/leakage uncertainty; gate length; integrated circuit design; leakage power; leakage reduction; stack forci;
机译:纳米CMOS VLSI系统的漏电降低技术及技术扩展对漏电功率的影响
机译:用于不同泄漏减少技术的SRAM待机泄漏去耦分析
机译:基于双阈值和多泄漏减少技术的低泄漏翻转器
机译:减少泄漏技术对延迟/泄漏不确定性的影响
机译:不确定性量化的磁通量泄漏检测深度学习技术
机译:组胺引起的有意识仓鼠微循环中的双相大分子渗漏:一氧化氮依赖性渗漏延迟的证据
机译:泄漏减少技术对延迟/泄漏不确定性的影响
机译:Delta Q管道泄漏测试技术的可重复性评估,包括稳健分析技术调查和天气诱导不确定性估算