机译:0.35 / spl mu / m CMOS技术的多封装LOCOS缩放
机译:低泄漏二极管串的设计,用于0.35- / splμ/ m硅化物CMOS工艺的电源导轨ESD钳位电路
机译:应力诱发的p / sup + // n自对准硅化物结泄漏故障的研究以及0.15- / spl mu / m以下CMOS技术的优化工艺条件
机译:0.35μM聚合CMOS工艺中聚合熔丝的寿命研究
机译:精密轨到轨输入输出运算放大器,在标准CMOS工艺中使用可激光调整的多晶硅电阻器。
机译:CMOS单光子雪崩二极管阵列和深层学习处理器动态荧光寿命感应
机译:CmOs逻辑过程中基于多晶硅熔体的硅化物聚集的pROm元件