64-bit priority encoder; CMOS; high-performance; low-power; parallel architecture; static-dynamic logic;
机译:低功耗高性能CMOS指纹感应和编码架构
机译:高速和低功耗CMOS优先编码器
机译:高速和低功耗CMOS优先编码器
机译:采用静态-动态并行架构的低功耗,高性能64位CMOS优先级编码器
机译:采用高可变性先进CMOS技术的低功耗高性能SRAM设计
机译:CMOS兼容的铁电NAND闪存用于高密度低功耗和高速三维内存
机译:模拟到信息(A2I)转换器的并行采样编码器的设计:理论,体系结构和CMOS实现