基于FPGA自适应数字频率计的研究与设计

摘要

介绍一种基于计数法测频原理和FPGA设计思想，利用VHDL硬件描述语言设计自适应数字频率计的方法。此系统设计自顶向下，采用模块化单元构建，实现自动清零，自动换量程和超量程报警功能，被测频率在1KHZ以上时测试精度达到99.9％以上，并对系统的各个模块和仿真结果进行了详细的分析。