机译:基于FPGA的AES安全处理器模型的研究与设计。
FPGAAES encryptionParallel technology;
机译:可自我修改的图像处理库,用于在FPGA上进行基于模型的设计
机译:多级AES设计安全性:从SYSTEMC-TLM到FPGA
机译:基于FPGA的医学信息安全性研究与实现128/256位轻量级IP核心
机译:网络安全协处理器的抗功耗分析的AES加密引擎设计和FPGA实现
机译:一种基于FPGA的低功耗AES协处理器。
机译:基于FPGA的电子皮肤实现实时数字信号处理
机译:FPGA上基于AES S-Box的毛刺PUF的性能和安全性评估