用于射频芯片的测试板防插反结构及射频芯片测试装置

摘要

公开了一种用于射频芯片的测试板防插反结构及射频芯片测试装置，测试板防插反结构中，测试板组包括适配于第一芯片连接器件的第一测试板和适配于第二芯片连接器件的第二测试板，第一测试板和第二测试板在横向上依次竖向排列，第一测试板包括适配地电连接第一芯片连接件的第一焊盘，第二测试板包括适配地电连接第二芯片连接件的第二焊盘，第三间距与第五间距之和小于第一间距，第三间距与第四间距之和大于第一间距，第二间距与第五间距之和大于第一间距，第二间距与第四间距之和大于第一间距。

说明书

技术领域

本发明涉及芯片测试技术领域，特别涉及一种用于射频芯片的测试板防插反结构及射频芯片测试装置。

背景技术

现有技术中，被测芯片测试频率范围在0MHz-5GHz，属于射频测试，多个测试板(DUT)测试时，为降低测试板干扰，将多DUT板单独分开，虽然能有效的降低DUT间的干扰，但是同样带来了另外一个问题，在测试时，拆装测试板时可能将DUT安装反，这样会导致返回给测试机的结果是相反的，即DUT1和DUT2结果调换，从而造成严重的品质异常，对公司带来巨大的损失。

在背景技术部分中公开的上述信息仅仅用于增强对本发明背景的理解，因此可能包含不构成在本国中本领域普通技术人员公知的现有技术的信息。

发明内容

针对上述现有技术存在的不足或缺陷，本发明的目的在于提供一种用于射频芯片的测试板防插反结构及射频芯片测试装置。其防止了在测试射频芯片测试过程中，发生转接线接反和测试板接反等情况，避免反馈到测试机的结果调换而不能及时的发现的缺陷。

本发明的目的是通过以下技术方案予以实现。

本发明的一方面，一种用于射频芯片的测试板防插反结构包括，

至少一组用于容纳待测射频芯片的芯片连接器件组，芯片连接器件组包括第一芯片连接器件和第二芯片连接器件，第一芯片连接器件中心位置和第二芯片连接器件中心位置之间间隔第一间距，第一芯片连接器件中心位置和第二芯片连接器件中心位置的连线为横向；

至少一组测试板组，所述测试板组包括适配于第一芯片连接器件的第一测试板和适配于第二芯片连接器件的第二测试板，第一测试板和第二测试板在横向上依次竖向排列，所述第一测试板具有平行于所述竖向且远离所述第二测试板的第一外侧和平行于所述竖向且靠近所述第二测试板的第一内侧，所述第二测试板具有平行于所述竖向且远离所述第一测试板的第二外侧和平行于所述竖向且靠近所述第一测试板的第二内侧，其中，

所述第一测试板包括适配地电连接第一芯片连接件的第一焊盘，所述第二测试板包括适配地电连接第二芯片连接件的第二焊盘，在横向上，所述第一焊盘中心位置和第一外侧之间的距离为第二间距，所述第一焊盘中心位置和第一内侧之间的距离为第三间距，所述第二焊盘中心位置和第二外侧之间的距离为第四间距，所述第二焊盘中心位置和第二内侧之间的距离为第五间距，第三间距与第五间距之和小于所述第一间距，第三间距与第四间距之和大于第一间距，第二间距与第五间距之和大于第一间距，第二间距与第四间距之和大于第一间距。

所述的测试板防插反结构中，所述第一测试板包括设在所述第一外侧的第一接口，所述第二测试板包括设在所述第二外侧的第二接口。

所述的测试板防插反结构中，所述第一焊盘中心位置和第一接口的最外侧之间的距离为第六间距，所述第二焊盘中心位置和第二接口的最外侧之间的距离为第七间距，第三间距与第七间距之和大于第一间距，第六间距与第五间距之和大于第一间距，第六间距与第七间距之和大于第一间距。

所述的测试板防插反结构中，所述第一接口具有至少一个第一形状的第一引脚，所述第二接口具有至少一个不同于第一形状的第二引脚。

所述的测试板防插反结构中，所述第一引脚排列在第一接口的最前端，所述第二引脚排列在第二接口的最前端。

所述的测试板防插反结构中，所述第一引脚为电源引脚，所述第二引脚为接地引脚，所述待测射频芯片为5G射频芯片。

所述的测试板防插反结构中，所述第一芯片连接器件和第二芯片连接器件分别设有电连接所述第一测试板和第二测试板的探针，所述第一芯片连接器件和第二芯片连接器件相对于位于所述第一间距的一半的中间位置上的中心轴线对称。

所述的测试板防插反结构中，所述第一测试板相对于其纵向轴线轴对称，所述第一焊盘位于第一测试板的纵向轴线靠近第二测试板的半部分上，所述第二测试板相对于其纵向轴线轴对称，所述第二焊盘位于第二测试板的纵向轴线靠近第一测试板的半部分上，所述第一测试板和第二测试板为关于所述中心轴线轴对称。

根据本发明另一方面，一种射频芯片测试装置包括，

芯片夹取装置，其配置成可移动地定位待测射频芯片，所述芯片夹取装置包括用于保持待测射频芯片的夹具，

所述测试板防插反结构，其经由固定件固定于所述夹具，

数字模拟混合测试机，其配置成测试待测射频芯片，所述数字模拟混合测试机电连接所述至少一组测试板组，

处理单元，其一端电连接所述数字模拟混合测试机，另一端电连接所述芯片夹取装置，响应于测试命令，处理单元发送定位信号到所述芯片夹取装置使得待测射频芯片到达第一预定位置，响应于来自数字模拟混合测试机的测试结果，处理单元发送位置信号到所述芯片夹取装置使得待测射频芯片到达第二预定位置。

所述的射频芯片测试装置中，芯片夹取装置包括用于控制移动的控制单元，所述夹具经由固定件将所述芯片连接器件组固定于夹具。

本发明将接口设计到开阔的两边，在对中心距进行计算，使得在接错的情况下，无法同时安装2个测试板，并结合使用错位资源排序，使得在转接线接错的情况下会提示失败，有效的保证测试板必须在正确的接法情况下才能正常测试，从而保证了测试结果的准确性。

上述说明仅是本发明技术方案的概述，为了能够使得本发明的技术手段更加清楚明白，达到本领域技术人员可依照说明书的内容予以实施的程度，并且为了能够让本发明的上述和其它目的、特征和优点能够更明显易懂，下面以本发明的具体实施方式进行举例说明。

附图说明

通过阅读下文优选的具体实施方式中的详细描述，本发明各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。说明书附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。显而易见地，下面描述的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。而且在整个附图中，用相同的附图标记表示相同的部件。

在附图中：

图1是根据本发明一个实施例的用于射频芯片的测试板防插反结构的结构示意图；

图2是根据本发明一个实施例的用于射频芯片的测试板防插反结构的第一测试板和第二测试板的结构示意图；

图3是根据本发明一个实施例的射频芯片测试装置的结构示意图；

图4是根据本发明一个实施例的射频芯片测试装置的夹具和芯片连接器件组的连接结构示意图。

以下结合附图和实施例对本发明作进一步的解释。

具体实施方式

下面将参照附图1至图4更详细地描述本发明的具体实施例。虽然附图中显示了本发明的具体实施例，然而应当理解，可以以各种形式实现本发明而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本发明，并且能够将本发明的范围完整的传达给本领域的技术人员。

需要说明的是，在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可以理解，技术人员可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名词的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求当中所提及的“包含”或“包括”为一开放式用语，故应解释成“包含但不限定于”。说明书后续描述为实施本发明的较佳实施方式，然所述描述乃以说明书的一般原则为目的，并非用以限定本发明的范围。本发明的保护范围当视所附权利要求所界定者为准。

为便于对本发明实施例的理解，下面将结合附图以几个具体实施例为例做进一步的解释说明，且各个附图并不构成对本发明实施例的限定。

如图1至图2所示，一种用于射频芯片的测试板防插反结构包括，

至少一组用于容纳待测射频芯片的芯片连接器件组，芯片连接器件组包括第一芯片连接器件1和第二芯片连接器件2，第一芯片连接器件1中心位置和第二芯片连接器件2中心位置之间间隔第一间距，第一芯片连接器件1中心位置和第二芯片连接器件2中心位置的连线为横向；

至少一组测试板组，所述测试板组包括适配于第一芯片连接器件1的第一测试板3和适配于第二芯片连接器件2的第二测试板4，第一测试板3和第二测试板4在横向上依次竖向排列，所述第一测试板3具有平行于所述竖向且远离所述第二测试板4的第一外侧5和平行于所述竖向且靠近所述第二测试板4的第一内侧6，所述第二测试板4具有平行于所述竖向且远离所述第一测试板3的第二外侧7和平行于所述竖向且靠近所述第一测试板3的第二内侧8，其中，

所述第一测试板3包括适配地电连接第一芯片连接件的第一焊盘9，所述第二测试板4包括适配地电连接第二芯片连接件的第二焊盘10，在横向上，所述第一焊盘9中心位置和第一外侧5之间的距离为第二间距，所述第一焊盘9中心位置和第一内侧6之间的距离为第三间距，所述第二焊盘10中心位置和第二外侧7之间的距离为第四间距，所述第二焊盘10中心位置和第二内侧8之间的距离为第五间距，第三间距与第五间距之和小于所述第一间距，第三间距与第四间距之和大于第一间距，第二间距与第五间距之和大于第一间距，第二间距与第四间距之和大于第一间距。

本发明只有第一测试板3和第二测试板4正确适配才能连接于第一芯片连接器件1和第二芯片连接器件2，防止了插错导致的风险。

所述的测试板防插反结构的优选实施例中，所述第一测试板3包括设在所述第一外侧5的第一接口11，所述第二测试板4包括设在所述第二外侧7的第二接口12。

所述的测试板防插反结构的优选实施例中，所述第一焊盘9中心位置和第一接口11的最外侧之间的距离为第六间距，所述第二焊盘10中心位置和第二接口12的最外侧之间的距离为第七间距，第三间距与第七间距之和大于第一间距，第六间距与第五间距之和大于第一间距，第六间距与第七间距之和大于第一间距。

所述的测试板防插反结构的优选实施例中，所述第一接口11具有至少一个第一形状的第一引脚13，所述第二接口12具有至少一个不同于第一形状的第二引脚14。

所述的测试板防插反结构的优选实施例中，所述第一引脚13排列在第一接口11的最前端，所述第二引脚14排列在第二接口12的最前端。

所述的测试板防插反结构的优选实施例中，所述第一引脚13为电源引脚，所述第二引脚14为接地引脚，所述待测射频芯片为5G射频芯片。

所述的测试板防插反结构的优选实施例中，所述第一芯片连接器件1和第二芯片连接器件2分别设有电连接所述第一测试板3和第二测试板4的探针，所述第一芯片连接器件1和第二芯片连接器件2相对于位于所述第一间距的一半的中间位置上的中心轴线对称。

所述的测试板防插反结构的优选实施例中，所述第一测试板3相对于其纵向轴线轴对称，所述第一焊盘9位于第一测试板3的纵向轴线靠近第二测试板4的半部分上，所述第二测试板4相对于其纵向轴线轴对称，所述第二焊盘10位于第二测试板4的纵向轴线靠近第一测试板3的半部分上，所述第一测试板3和第二测试板4为关于所述中心轴线轴对称。

所述的测试板防插反结构的优选实施例中，所述第一接口11和第二接口12均为矩形状接口。

所述的测试板防插反结构的优选实施例中，所述第一芯片连接器件和第二芯片连接器件包括卡接芯片的矩形槽。

为了进一步理解本发明，在一个实施例中，由于测试频率范围在0MHz-5GHz，为减小不同测试板间的干扰，将测试板设计为2块子板，不在同一测试板上，这样能有效的降低在测试过程中不同测试板间的信号干扰。

在一个实施例中，将如DB15直角接口的第一接口11和第二接口12分别设计到第一测试板3和第二测试板4的左右两侧，不同于现有技术中为方便PCB板设计，第一测试板3和第二测试板4是一样的且如DB15插口的第一接口11和第二接口12设在前后两侧，而非左右两侧。本发明的第一接口11和第二接口12分别设计到第一测试板3和第二测试板4的左右两侧，避免了插错。因为是同边的会导致有一个测试板的DB15接口很难正常插入或是无法插入。

在一个实施例中，第一芯片连接器件1中心位置和第二芯片连接器件2中心位置之间间隔的第一间距为80um。

在一个实施例中，第一测试板3的DB15接口设在其左侧，第二测试板4的DB15接口设在其右侧。

在一个实施例中，如图2所示，第一测试板3的如DB15接口的第一接口11边缘到第一测试板3对应的被测视频芯片位置中心的间距为45um，第二测试板4的如DB15接口的第二接口12边缘到第二测试板4对应的被测视频芯片位置中心的间距为45um。第一测试板3对应的被测视频芯片位置中心到第一测试板3的右侧距离为35um，第二测试板4对应的被测视频芯片位置中心到第二测试板4的左侧距离为35um。只有在第一测试板3安装在左边，第二测试板4安装在右边时，由于中间间距为70um，小于第一间距的80um的间距，才能正常安装，如果反过来，由于第一测试板3和第二测试板4的子板间距会达到90um，大于第一间距的80um的间距，无法正常安装，因此起到防插错作用。

在一个实施例中，第一焊盘9和第二焊盘10之间的距离为40-80微米。

如图3所示，一种射频芯片测试装置包括，

芯片夹取装置17，其配置成可移动地定位待测射频芯片，所述芯片夹取装置17包括用于保持待测射频芯片的夹具16，

所述测试板防插反结构，其经由固定件15固定于所述夹具16，

数字模拟混合测试机18，其配置成测试待测射频芯片，所述数字模拟混合测试机18电连接所述至少一组测试板组，

处理单元19，其一端电连接所述数字模拟混合测试机18，另一端电连接所述芯片夹取装置17，响应于测试命令，处理单元19发送定位信号到所述芯片夹取装置17使得待测射频芯片到达第一预定位置，响应于来自数字模拟混合测试机18的测试结果，处理单元19发送位置信号到所述芯片夹取装置17使得待测射频芯片到达第二预定位置。

所述的射频芯片测试装置的优选实施例中，如图4所示，芯片夹取装置17包括用于控制移动的控制单元，所述夹具16经由固定件15将所述芯片连接器件组固定于夹具16。

所述处理单元18具有用于检测测试板组与芯片夹取装置17的待测射频芯片是否匹配的检测单元以及基于检测单元检测结果报警的警示单元。

在一个实施例中，所述检测单元包括错位资源排序模块。

本发明解决了测试过程中因排线接反和测试板装反导致测试结果错误，从而有效的保证了频率芯片测试过程中的准确性，可避免重大品质异常事故的发生。

这里描述的示例性处理单元可以使用一个或多个计算机系统来实现，和/或由一个或多个计算机系统控制，所述计算机系统包括硬件或硬件和软件的组合。例如，控制单元可以包括位于系统中各点的各种控制器和/或处理设备，以控制自动化元件的操作。中央计算机可以协调各种控制器或处理设备之间的操作。中央计算机，控制器和处理设备可以执行各种软件例程以实现各种自动化元件的控制和协调。

这里所述的示例系统可以被控制，至少部分地，使用一个或多个计算机程序产品，例如，有形地包含在一个或多个信息载体中的一个或多个计算机程序，例如一个或多个非瞬态机器可读介质，用于由一个或多个数据处理设备，例如可编程处理器，计算机，多个计算机和/或可编程逻辑部件执行或控制其操作。

计算机程序可以以任何形式的编程语言编写，包括编译或解释的语言，并且它可以以任何形式部署，包括作为独立程序或作为适合于在计算环境中使用的模块，组件，子程序或其它单元。计算机程序可被部署为在一台计算机上或在一个套接字处的多台计算机上执行，或分布在多个套接字上并由网络互连。

与执行全部或部分测试相关联的动作可以由一个或多个可编程处理器执行，所述一个或多个可编程处理器执行一个或多个计算机程序以执行在此描述的功能。测试的全部或部分可以使用专用逻辑电路，例如FPGA(现场可编程门阵列)和/或ASIC(专用集成电路)来实现。

适于执行计算机程序的处理单元包括，例如，通用和专用微处理器，以及任何类型数字计算机的任何一个或多个处理器。通常，处理器将从只读存储区域或随机存取存储区域或两者接收指令和数据。计算机(包括服务器)的元件包括用于执行指令的一个或多个处理器和用于存储指令和数据的一个或多个存储区域设备。通常，计算机还将包括一个或多个机器可读存储介质，例如用于存储数据的大容量存储设备，例如磁盘，磁光盘或光盘，或者将数据从一个或多个机器可读存储介质接收数据，或者将数据传送到一个或多个机器可读存储介质，或者将数据传送到一个或多个机器可读存储介质和一个或多个机器可读存储介质。适于实现计算机程序指令和数据的机器可读存储介质包括所有形式的非易失性存储区域，例如包括半导体存储区域设备，例如EPROM，EEPROM和闪存存储区域设备；磁盘，例如内部硬盘或可移动磁盘；磁光盘；以及CD-ROM和DVD-ROM盘。

这里所使用的任何“电连接”可以意味着直接物理连接或有线或无线连接，其包括或不包括中间部件，但仍然允许电信号在连接的部件之间流动。除非另有说明，任何涉及允许信号流动的电路的“连接”都是电连接，而不必是直接的物理连接，而不管词语“电”是否用于修改“连接”。

这里描述的不同实现方式的元件可以被组合以形成上述未具体说明的其它实施方式。元件可以省略这里所述的结构，而不会不利地影响它们的操作。此外，可以将各种独立的元件组合成一个或多个独立的元件，以执行这里所述的功能。

尽管以上结合附图对本发明的实施方案进行了描述，但本发明并不局限于上述的具体实施方案和应用领域，上述的具体实施方案仅仅是示意性的、指导性的，而不是限制性的。本领域的普通技术人员在本说明书的启示下和在不脱离本发明权利要求所保护的范围的情况下，还可以做出很多种的形式，这些均属于本发明保护之列。