一种基于FPGA的两路异步DVI视频同步的方法

摘要

本发明涉及一种基于FPGA的两路异步DVI视频同步的方法，第一路EVS输入DVI视频根据其数据有效信号DE将数据写入WRITE_FIFO存储器。在WRITE状态时，控制器从WRITE_FIFO中读出EVS视频数据写入外部高速存储器；在READ状态时，控制器从外部高速存储器中读出EVS视频数据写入READ_FIFO。为了保证同步到SVS时钟域内的EVS视频每帧画面数据的完整性，在控制器中增加仲裁机制，第二路SVS输入DVI视频根据其数据有效信号DE从READ_FIFO存储器中将EVS视频数据读出。至此即实现了将EVS时钟域的输入视频数据同步到SVS时钟域内，完成EVS和SVS两路异步DVI视频的同步。利用较少资源即可实现两路异步DVI视频的同步；增加仲裁机制，保证跨时钟域同步后的视频每帧画面数据的完整性；视频同步过程实时性好。