先进纳米工艺下FPGA面积建模方法

摘要

本发明属于集成电路技术领域，具体为先进纳米工艺下的FPGA面积建模方法。本发明主要结合纳米工艺设计规则DRC参数和FPGA芯片版图自身特色，从其电路低层基本组成子电路的版图特性出发进行面积建模。例如，对于可编程互连电路，最重要的低层基本组成子电路有NMOS传输管和CMOS反相器：对于NMOS传输管，结合纳米工艺设计规则DRC参数，研究了两端都不共用的晶体管、一端共用的晶体管、两端共用的晶体管等版图实现技术，提出了面积评估模型；对于CMOS反相器，研究了栅折叠结构的版图实现技术、以及不同尺寸不同折叠数的对面积的影响，提出了面积评估模型；其它基本组成子电路面积模型采用类似的方法。本发明能够准确地在电路设计的前期对版图的面积做准确的预测。